Ordre d'installation : mise en réserve mémoire avec quatre processeurs
Ordre d'installation d'un module de mémoire pour la mise en réserve mémoire pour quatre processeurs installés sur le serveur.
Les tableaux ci-après indiquent la séquence de remplissage des barrettes DIMM pour la mise en réserve mémoire lorsque quatre processeurs sont installés.
Les processeurs 1 et 2 sont installés sur la carte mère.
Les processeurs 3 et 4 sont installés dans la carte d'extension microprocesseur et mémoire.
Lorsque vous ajoutez une barrette DIMM ou plus lors d'une mise à niveau de la mémoire, vous devrez peut-être retirer certaines barrettes DIMM déjà installées et les remettre à de nouveaux emplacements.
La mise en réserve mémoire requiert un nombre pair de barrettes DIMM.
Ce mode s’applique uniquement aux modules de mémoire à un rang. Si vous installez des barrettes DIMM constituées de plusieurs rangs, y compris les modules de mémoire à deux, quatre ou huit rangs, reportez-vous à Mode mémoire indépendant.
Total | Processeur 1 | Processeur 2 | Total | |||||||||||||||||||||||||
---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
DIMM, barrettes | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 11 | 12 | 13 | 14 | 15 | 16 | 17 | 18 | 19 | 20 | 21 | 22 | 23 | 24 | DIMM, barrettes | |||
8 | 7 | 8 | 19 | 20 | 8 | |||||||||||||||||||||||
10 | 5 | 6 | 7 | 8 | 19 | 20 | 10 | |||||||||||||||||||||
12 | 5 | 6 | 7 | 8 | 17 | 18 | 19 | 20 | 12 | |||||||||||||||||||
14 | 5 | 6 | 7 | 8 | 17 | 18 | 19 | 20 | 14 | |||||||||||||||||||
16 | 5 | 6 | 7 | 8 | 17 | 18 | 19 | 20 | 16 | |||||||||||||||||||
18 | 5 | 6 | 7 | 8 | 9 | 10 | 17 | 18 | 19 | 20 | 18 | |||||||||||||||||
20 | 5 | 6 | 7 | 8 | 9 | 10 | 17 | 18 | 19 | 20 | 21 | 22 | 20 | |||||||||||||||
22 | 5 | 6 | 7 | 8 | 9 | 10 | 17 | 18 | 19 | 20 | 21 | 22 | 22 | |||||||||||||||
24 | 5 | 6 | 7 | 8 | 9 | 10 | 17 | 18 | 19 | 20 | 21 | 22 | 24 | |||||||||||||||
26 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 17 | 18 | 19 | 20 | 21 | 22 | 26 | |||||||||||||
28 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 15 | 16 | 17 | 18 | 19 | 20 | 21 | 22 | 28 | |||||||||||
30 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 15 | 16 | 17 | 18 | 19 | 20 | 21 | 22 | 30 | |||||||||||
32 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 15 | 16 | 17 | 18 | 19 | 20 | 21 | 22 | 32 | |||||||||||
34 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 11 | 12 | 15 | 16 | 17 | 18 | 19 | 20 | 21 | 22 | 34 | |||||||||
36 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 11 | 12 | 15 | 16 | 17 | 18 | 19 | 20 | 21 | 22 | 23 | 24 | 36 | |||||||
38 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 11 | 12 | 15 | 16 | 17 | 18 | 19 | 20 | 21 | 22 | 23 | 24 | 38 | |||||||
40 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 11 | 12 | 15 | 16 | 17 | 18 | 19 | 20 | 21 | 22 | 23 | 24 | 40 | |||||||
42 | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 11 | 12 | 15 | 16 | 17 | 18 | 19 | 20 | 21 | 22 | 23 | 24 | 42 | |||||
44 | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 11 | 12 | 13 | 14 | 15 | 16 | 17 | 18 | 19 | 20 | 21 | 22 | 23 | 24 | 44 | |||
46 | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 11 | 12 | 13 | 14 | 15 | 16 | 17 | 18 | 19 | 20 | 21 | 22 | 23 | 24 | 46 | |||
48 | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 11 | 12 | 13 | 14 | 15 | 16 | 17 | 18 | 19 | 20 | 21 | 22 | 23 | 24 | 48 |
Séquences de remplissage des barrettes DIMM associées pour quatre systèmes de processeurs :
Pour continuer à remplir les barrettes DIMM des processeurs 3 et 4, voir Mise en réserve mémoire avec quatre processeurs (processeurs 3 et 4).
Total | Processeur 3 | Processeur 4 | Total | |||||||||||||||||||||||||
---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
De barrettes DIMM | 25 | 26 | 27 | 28 | 29 | 30 | 31 | 32 | 33 | 34 | 35 | 36 | 37 | 38 | 39 | 40 | 41 | 42 | 43 | 44 | 45 | 46 | 47 | 48 | De barrettes DIMM | |||
8 | 31 | 32 | 43 | 44 | 8 | |||||||||||||||||||||||
10 | 31 | 32 | 43 | 44 | 10 | |||||||||||||||||||||||
12 | 31 | 32 | 43 | 44 | 12 | |||||||||||||||||||||||
14 | 29 | 30 | 31 | 32 | 43 | 44 | 14 | |||||||||||||||||||||
16 | 29 | 30 | 31 | 32 | 41 | 42 | 43 | 44 | 16 | |||||||||||||||||||
18 | 29 | 30 | 31 | 32 | 41 | 42 | 43 | 44 | 18 | |||||||||||||||||||
20 | 29 | 30 | 31 | 32 | 41 | 42 | 43 | 44 | 20 | |||||||||||||||||||
22 | 29 | 30 | 31 | 32 | 33 | 34 | 41 | 42 | 43 | 44 | 22 | |||||||||||||||||
24 | 29 | 30 | 31 | 32 | 33 | 34 | 41 | 42 | 43 | 44 | 45 | 46 | 24 | |||||||||||||||
26 | 29 | 30 | 31 | 32 | 33 | 34 | 41 | 42 | 43 | 44 | 45 | 46 | 26 | |||||||||||||||
28 | 29 | 30 | 31 | 32 | 33 | 34 | 41 | 42 | 43 | 44 | 45 | 46 | 28 | |||||||||||||||
30 | 27 | 28 | 29 | 30 | 31 | 32 | 33 | 34 | 41 | 42 | 43 | 44 | 45 | 46 | 30 | |||||||||||||
32 | 27 | 28 | 29 | 30 | 31 | 32 | 33 | 34 | 39 | 40 | 41 | 42 | 43 | 44 | 45 | 46 | 32 | |||||||||||
34 | 27 | 28 | 29 | 30 | 31 | 32 | 33 | 34 | 39 | 40 | 41 | 42 | 43 | 44 | 45 | 46 | 34 | |||||||||||
36 | 27 | 28 | 29 | 30 | 31 | 32 | 33 | 34 | 39 | 40 | 41 | 42 | 43 | 44 | 45 | 46 | 36 | |||||||||||
38 | 27 | 28 | 29 | 30 | 31 | 32 | 33 | 34 | 35 | 36 | 39 | 40 | 41 | 42 | 43 | 44 | 45 | 46 | 38 | |||||||||
40 | 27 | 28 | 29 | 30 | 31 | 32 | 33 | 34 | 35 | 36 | 39 | 40 | 41 | 42 | 43 | 44 | 45 | 46 | 47 | 48 | 40 | |||||||
42 | 27 | 28 | 29 | 30 | 31 | 32 | 33 | 34 | 35 | 36 | 39 | 40 | 41 | 42 | 43 | 44 | 45 | 46 | 47 | 48 | 42 | |||||||
44 | 27 | 28 | 29 | 30 | 31 | 32 | 33 | 34 | 35 | 36 | 39 | 40 | 41 | 42 | 43 | 44 | 45 | 46 | 47 | 48 | 44 | |||||||
46 | 25 | 26 | 27 | 28 | 29 | 30 | 31 | 32 | 33 | 34 | 35 | 36 | 39 | 40 | 41 | 42 | 43 | 44 | 45 | 46 | 47 | 48 | 46 | |||||
48 | 25 | 26 | 27 | 28 | 29 | 30 | 31 | 32 | 33 | 34 | 35 | 36 | 37 | 38 | 39 | 40 | 41 | 42 | 43 | 44 | 45 | 46 | 47 | 48 | 48 |
Séquences de remplissage des barrettes DIMM associées pour quatre systèmes de processeurs :
Pour continuer à remplir les barrettes DIMM des processeurs 1 et 2, voir Mise en réserve mémoire avec quatre processeurs (processeurs 1 et 2).