Zum Hauptinhalt springen

DCPMM-Installationsreihenfolge: Speichermodus mit acht Prozessoren

Bei der Implementierung des Speichermodus können alle unterstützten DIMMs mit beliebiger Kapazität installiert werden. Sie sollten allerdings erwägen, DIMMs mit mehr als 32 GB zu verwenden.

Wenn acht Prozessoren im Server installiert sind:

  • Prozessoren 1 und 2 sind in der unteren Systemplatine im unteren Einbaurahmen installiert.

  • Prozessoren 3 und 4 sind in der oberen Systemplatine des unteren Einbaurahmens installiert.

  • Prozessoren 5 und 6 sind in der unteren Systemplatine im oberen Einbaurahmen installiert.

  • Prozessoren 7 und 8 sind in der oberen Systemplatine im oberen Einbaurahmen installiert.

Bei der Implementierung des Speichermodus mit acht Prozessoren werden mehrere Konfigurationen unterstützt:

  • 6 DCPMMs/6 DRAM-DIMMs pro Prozessor

  • 4 DCPMMs/6 DRAM-DIMMs pro Prozessor

  • 2 DCPMMs/6 DRAM-DIMMs pro Prozessor

  • 2 DCPMMs/4 DRAM-DIMMs pro Prozessor

6 DCPMMs/6 DRAM-DIMMs pro Prozessor​

Tabelle 1. Speichermodus mit 6 DCPMMs und 6 DRAM-DIMMs pro Prozessor (8 Prozessoren).
In der folgenden Tabelle gilt:

  • P = DCPMM

  • D = DRAM-DIMM

Prozessor 1Prozessor 2
123456 789101112131415161718 192021222324
DPDPDP PDPDPDDPDPDP PDPDPD
Prozessor 3Prozessor 4
123456 789101112131415161718 192021222324
DPDPDP PDPDPDDPDPDP PDPDPD
Prozessor 5Prozessor 6
123456 789101112131415161718 192021222324
DPDPDP PDPDPDDPDPDP PDPDPD
Prozessor 7Prozessor 8
123456 789101112131415161718 192021222324
DPDPDP PDPDPDDPDPDP PDPDPD

4 DCPMMs/6 DRAM-DIMMs pro Prozessor​

Tabelle 2. Speichermodus mit 4 DCPMMs und 6 DRAM-DIMMs pro Prozessor (8 Prozessoren).
In der folgenden Tabelle gilt:

  • P = DCPMM

  • D = DRAM-DIMM

Prozessor 1Prozessor 2
123456 789101112131415161718 192021222324
D DPDP PDPD DD DPDP PDPD D
Prozessor 3Prozessor 4
123456 789101112131415161718 192021222324
D DPDP PDPD DD DPDP PDPD D
Prozessor 5Prozessor 6
123456 789101112131415161718 192021222324
D DPDP PDPD DD DPDP PDPD D
Prozessor 7Prozessor 8
123456 789101112131415161718 192021222324
D DPDP PDPD DD DPDP PDPD D

2 DCPMMs/8 DRAM-DIMMs pro Prozessor​

Tabelle 3. Speichermodus mit 2 DCPMMs und 8 DRAM-DIMMs pro Prozessor (8 Prozessoren).
In der folgenden Tabelle gilt:

  • P = DCPMM

  • D = DRAM-DIMM

Prozessor 1Prozessor 2
123456 789101112131415161718 192021222324
P DDDD DDDD PP DDDD DDDD P
Prozessor 3Prozessor 4
123456 789101112131415161718 192021222324
P DDDD DDDD PP DDDD DDDD P
Prozessor 5Prozessor 6
123456 789101112131415161718 192021222324
P DDDD DDDD PP DDDD DDDD P
Prozessor 7Prozessor 8
123456 789101112131415161718 192021222324
P DDDD DDDD PP DDDD DDDD P

2 DCPMMs/6 DRAM-DIMMs pro Prozessor​

Tabelle 4. Speichermodus mit 2 DCPMMs und 6 DRAM-DIMMs pro Prozessor (8 Prozessoren).
In der folgenden Tabelle gilt:

  • P = DCPMM

  • D = DRAM-DIMM

Anmerkung
In dieser Konfiguration werden nur RDIMMs als DRAM-DIMMs empfohlen.
Prozessor 1Prozessor 2
123456 789101112131415161718 192021222324
D D DP PD D DD D DP PD D D
Prozessor 3Prozessor 4
123456 789101112131415161718 192021222324
D D DP PD D DD D DP PD D D
Prozessor 5Prozessor 6
123456 789101112131415161718 192021222324
D D DP PD D DD D DP PD D D
Prozessor 7Prozessor 8
123456 789101112131415161718 192021222324
D D DP PD D DD D DP PD D D

2 DCPMMs/4 DRAM-DIMMs pro Prozessor​

Tabelle 5. App Direct-Modus mit 2 DCPMMs und 4 DRAM-DIMMs pro Prozessor (8 Prozessoren).
In der folgenden Tabelle gilt:

  • P = DCPMM

  • D = DRAM-DIMM

Prozessor 1Prozessor 2
123456 789101112131415161718 192021222324
P D D   D D PP D D   D D P
Prozessor 3Prozessor 4
123456 789101112131415161718 192021222324
P D D   D D PP D D   D D P
Prozessor 5Prozessor 6
123456 789101112131415161718 192021222324
P D D   D D PP D D   D D P
Prozessor 7Prozessor 8
123456 789101112131415161718 192021222324
P D D   D D PP D D   D D P