Zum Hauptinhalt springen

DCPMM-Installationsreihenfolge: Gemischter Speichermodus mit vier Prozessoren

Bei der Implementierung des gemischten Speichermodus können alle unterstützten DIMMs mit beliebiger Kapazität installiert werden.

Wenn vier Prozessoren im Server installiert sind:

  • Prozessoren 1 und 2 sind in der unteren Systemplatine im unteren Einbaurahmen installiert.

  • Prozessoren 3 und 4 sind in der oberen Systemplatine des unteren Einbaurahmens installiert.

Bei der Implementierung des gemischten Speichermodus mit sechs Prozessoren werden mehrere Konfigurationen unterstützt:

  • 6 DCPMMs/6 DRAM-DIMMs pro Prozessor

  • 4 DCPMMs/6 DRAM-DIMMs pro Prozessor

  • 2 DCPMMs/6 DRAM-DIMMs pro Prozessor

  • 2 DCPMMs/4 DRAM-DIMMs pro Prozessor

6 DCPMMs/6 DRAM-DIMMs pro Prozessor​

Tabelle 1. Gemischter Speichermodus mit 6 DCPMMs und 6 DRAM-DIMMs pro Prozessor (4 Prozessoren).
In der folgenden Tabelle gilt:

  • P = DCPMM

  • D = DRAM-DIMM

Prozessor 1Prozessor 2
123456 789101112131415161718 192021222324
DPDPDP PDPDPDDPDPDP PDPDPD
Prozessor 3Prozessor 4
123456 789101112131415161718 192021222324
DPDPDP PDPDPDDPDPDP PDPDPD

4 DCPMMs/6 DRAM-DIMMs pro Prozessor​

Tabelle 2. Gemischter Speichermodus mit 4 DCPMMs und 6 DRAM-DIMMs pro Prozessor (4 Prozessoren).
In der folgenden Tabelle gilt:

  • P = DCPMM

  • D = DRAM-DIMM

Prozessor 1Prozessor 2
123456 789101112131415161718 192021222324
D DPDP PDPD DD DPDP PDPD D
Prozessor 3Prozessor 4
123456 789101112131415161718 192021222324
D DPDP PDPD DD DPDP PDPD D

2 DCPMMs/6 DRAM-DIMMs pro Prozessor​

Anmerkung
Für diese Konfiguration werden nur RDIMMs empfohlen.
Tabelle 3. Gemischter Speichermodus mit 2 DCPMMs und 6 DRAM-DIMMs pro Prozessor (4 Prozessoren).
In der folgenden Tabelle gilt:

  • P = DCPMM

  • D = DRAM-DIMM

Prozessor 1Prozessor 2
123456 789101112131415161718 192021222324
D D DP PD D DD D DP PD D D
Prozessor 3Prozessor 4
123456 789101112131415161718 192021222324
D D DP PD D DD D DP PD D D

2 DCPMMs/4 DRAM-DIMMs pro Prozessor​

Tabelle 4. Gemischter Speichermodus mit 2 DCPMMs und 4 DRAM-DIMMs pro Prozessor (4 Prozessoren).
In der folgenden Tabelle gilt:

  • P = DCPMM

  • D = DRAM-DIMM

Prozessor 1Prozessor 2
123456 789101112131415161718 192021222324
P D D   D D PP D D   D D P
Prozessor 3Prozessor 4
123456 789101112131415161718 192021222324
P D D   D D PP D D   D D P