Ordre d'installation pour le mode mémoire indépendant avec trois processeurs
Ordre d'installation d'un module de mémoire pour le mode mémoire indépendant (sans mise en miroir) pour trois processeurs installés sur le serveur.
Les tableaux ci-après indiquent la séquence de remplissage des barrettes DIMM pour le mode mémoire indépendant lorsque trois processeurs sont installés.
Les processeurs 1 et 2 sont installés dans la carte mère inférieure du plateau de calcul inférieur.
Le processeur 3 est installé dans la carte mère supérieure du plateau de calcul inférieur ou du plateau de calcul supérieur.
Total | Processeur 1 | Processeur 2 | Total | |||||||||||||||||||||||||
---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
DIMM, barrettes | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 11 | 12 | 13 | 14 | 15 | 16 | 17 | 18 | 19 | 20 | 21 | 22 | 23 | 24 | DIMM, barrettes | |||
3 | 8 | 20 | 3 | |||||||||||||||||||||||||
4 | 5 | 8 | 20 | 4 | ||||||||||||||||||||||||
5 | 5 | 8 | 17 | 20 | 5 | |||||||||||||||||||||||
6 | 5 | 8 | 17 | 20 | 6 | |||||||||||||||||||||||
7 | 5 | 8 | 10 | 17 | 20 | 7 | ||||||||||||||||||||||
8 | 5 | 8 | 10 | 17 | 20 | 22 | 8 | |||||||||||||||||||||
9 | 5 | 8 | 10 | 17 | 20 | 22 | 9 | |||||||||||||||||||||
10 | 3 | 5 | 8 | 10 | 17 | 20 | 22 | 10 | ||||||||||||||||||||
11 | 3 | 5 | 8 | 10 | 15 | 17 | 20 | 22 | 11 | |||||||||||||||||||
12 | 3 | 5 | 8 | 10 | 15 | 17 | 20 | 22 | 12 | |||||||||||||||||||
13 | 3 | 5 | 8 | 10 | 12 | 15 | 17 | 20 | 22 | 13 | ||||||||||||||||||
14 | 3 | 5 | 8 | 10 | 12 | 15 | 17 | 20 | 22 | 24 | 14 | |||||||||||||||||
15 | 3 | 5 | 8 | 10 | 12 | 15 | 17 | 20 | 22 | 24 | 15 | |||||||||||||||||
16 | 1 | 3 | 5 | 8 | 10 | 12 | 15 | 17 | 20 | 22 | 24 | 16 | ||||||||||||||||
17 | 1 | 3 | 5 | 8 | 10 | 12 | 13 | 15 | 17 | 20 | 22 | 24 | 17 | |||||||||||||||
18 | 1 | 3 | 5 | 8 | 10 | 12 | 13 | 15 | 17 | 20 | 22 | 24 | 18 | |||||||||||||||
19 | 1 | 3 | 5 | 7 | 8 | 9 | 10 | 13 | 15 | 17 | 20 | 22 | 24 | 19 | ||||||||||||||
20 | 1 | 3 | 5 | 7 | 8 | 9 | 10 | 13 | 15 | 17 | 19 | 20 | 21 | 22 | 20 | |||||||||||||
21 | 1 | 3 | 5 | 7 | 8 | 9 | 10 | 13 | 15 | 17 | 19 | 20 | 21 | 22 | 21 | |||||||||||||
22 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 13 | 15 | 17 | 19 | 20 | 21 | 22 | 22 | ||||||||||||
23 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 15 | 16 | 17 | 18 | 19 | 20 | 21 | 22 | 23 | |||||||||||
24 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 15 | 16 | 17 | 18 | 19 | 20 | 21 | 22 | 24 |
Séquences de remplissage des barrettes DIMM associées pour trois systèmes de processeurs :
Séquences de remplissage des barrettes DIMM des processeurs 1 et 2 pour 25 à 36 barrettes DIMM, voir Tableau 2.
Pour continuer à remplir les barrettes DIMM du processeur 3 pour un système comportant 3 à 24 barrettes DIMM, voir Tableau 3.
Total | Processeur 1 | Processeur 2 | Total | |||||||||||||||||||||||||
---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
DIMM, barrettes | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 11 | 12 | 13 | 14 | 15 | 16 | 17 | 18 | 19 | 20 | 21 | 22 | 23 | 24 | DIMM, barrettes | |||
25 | 1 | 3 | 5 | 7 | 8 | 9 | 10 | 11 | 12 | 15 | 16 | 17 | 18 | 19 | 20 | 21 | 22 | 25 | ||||||||||
26 | 1 | 3 | 5 | 7 | 8 | 9 | 10 | 11 | 12 | 13 | 15 | 17 | 19 | 20 | 21 | 22 | 23 | 24 | 26 | |||||||||
27 | 1 | 3 | 5 | 7 | 8 | 9 | 10 | 11 | 12 | 13 | 15 | 17 | 19 | 20 | 21 | 22 | 23 | 24 | 27 | |||||||||
28 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 11 | 12 | 13 | 15 | 17 | 19 | 20 | 21 | 22 | 23 | 24 | 28 | ||||||||
29 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 11 | 12 | 15 | 16 | 17 | 18 | 19 | 20 | 21 | 22 | 23 | 24 | 29 | |||||||
30 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 11 | 12 | 15 | 16 | 17 | 18 | 19 | 20 | 21 | 22 | 23 | 24 | 30 | |||||||
31 | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 11 | 12 | 15 | 16 | 17 | 18 | 19 | 20 | 21 | 22 | 23 | 24 | 31 | |||||
32 | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 11 | 12 | 15 | 16 | 17 | 18 | 19 | 20 | 21 | 22 | 23 | 24 | 32 | |||||
33 | 1 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 11 | 12 | 13 | 15 | 16 | 17 | 18 | 19 | 20 | 21 | 22 | 23 | 24 | 33 | |||||
34 | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 11 | 12 | 13 | 14 | 15 | 16 | 17 | 18 | 19 | 20 | 21 | 22 | 23 | 24 | 34 | |||
35 | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 11 | 12 | 13 | 14 | 15 | 16 | 17 | 18 | 19 | 20 | 21 | 22 | 23 | 24 | 35 | |||
36 | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 11 | 12 | 13 | 14 | 15 | 16 | 17 | 18 | 19 | 20 | 21 | 22 | 23 | 24 | 36 |
Séquences de remplissage des barrettes DIMM associées pour trois systèmes de processeurs :
Séquences de remplissage des barrettes DIMM des processeurs 1 et 2 pour 3 à 24 barrettes DIMM, voir Tableau 1.
Pour continuer à remplir les barrettes DIMM du processeur 3 pour un système comportant 25 à 36 barrettes DIMM, voir Tableau 4.
Total | Processeur 3 | Total | ||||||||||||||||||||||||||
---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
DIMM, barrettes | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 11 | 12 | DIMM, barrettes | |||||||||||||||
3 | 8 | 3 | ||||||||||||||||||||||||||
4 | 8 | 4 | ||||||||||||||||||||||||||
5 | 8 | 5 | ||||||||||||||||||||||||||
6 | 5 | 8 | 6 | |||||||||||||||||||||||||
7 | 5 | 8 | 7 | |||||||||||||||||||||||||
8 | 5 | 8 | 8 | |||||||||||||||||||||||||
9 | 5 | 8 | 10 | 9 | ||||||||||||||||||||||||
10 | 5 | 8 | 10 | 10 | ||||||||||||||||||||||||
11 | 5 | 8 | 10 | 11 | ||||||||||||||||||||||||
12 | 3 | 5 | 8 | 10 | 12 | |||||||||||||||||||||||
13 | 3 | 5 | 8 | 10 | 13 | |||||||||||||||||||||||
14 | 3 | 5 | 8 | 10 | 14 | |||||||||||||||||||||||
15 | 3 | 5 | 8 | 10 | 12 | 15 | ||||||||||||||||||||||
16 | 3 | 5 | 8 | 10 | 12 | 16 | ||||||||||||||||||||||
17 | 3 | 5 | 8 | 10 | 12 | 17 | ||||||||||||||||||||||
18 | 1 | 3 | 5 | 8 | 10 | 12 | 18 | |||||||||||||||||||||
19 | 1 | 3 | 5 | 8 | 10 | 12 | 19 | |||||||||||||||||||||
20 | 1 | 3 | 5 | 8 | 10 | 12 | 20 | |||||||||||||||||||||
21 | 1 | 3 | 5 | 7 | 8 | 9 | 10 | 21 | ||||||||||||||||||||
22 | 1 | 3 | 5 | 7 | 8 | 9 | 10 | 22 | ||||||||||||||||||||
23 | 1 | 3 | 5 | 7 | 8 | 9 | 10 | 23 | ||||||||||||||||||||
24 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 24 |
Séquences de remplissage des barrettes DIMM associées pour trois systèmes de processeurs :
Séquence de remplissage des barrettes DIMM du processeur 3 pour les systèmes munis de 25 à 36 barrettes DIMM, voir Tableau 4.
Pour continuer à remplir les barrettes DIMM des processeurs 1 et 2 pour un système comportant 3 à 24 barrettes DIMM, voir Tableau 1.
Total | Processeur 3 | Total | ||||||||||||||||||||||||||
---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
DIMM, barrettes | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 11 | 12 | DIMM, barrettes | |||||||||||||||
25 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 25 | |||||||||||||||||||
26 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 26 | |||||||||||||||||||
27 | 1 | 3 | 5 | 7 | 8 | 9 | 10 | 11 | 12 | 27 | ||||||||||||||||||
28 | 1 | 3 | 5 | 7 | 8 | 9 | 10 | 11 | 12 | 28 | ||||||||||||||||||
29 | 1 | 3 | 5 | 7 | 8 | 9 | 10 | 11 | 12 | 29 | ||||||||||||||||||
30 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 11 | 12 | 30 | |||||||||||||||||
31 | 1 | 3 | 5 | 7 | 8 | 9 | 10 | 11 | 12 | 31 | ||||||||||||||||||
32 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 11 | 12 | 32 | |||||||||||||||||
33 | 1 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 11 | 12 | 33 | ||||||||||||||||
34 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 11 | 12 | 34 | |||||||||||||||||
35 | 1 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 11 | 12 | 35 | ||||||||||||||||
36 | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 11 | 12 | 36 |
Séquences de remplissage des barrettes DIMM associées pour trois systèmes de processeurs :