Ordre d’installation des DRAM DIMM pour le processeur CPU Intel® Xeon® Max
La présente section contient des informations sur l’installation correcte des DRAM DIMM lorsque le système est doté de processeurs Intel® Xeon® CPU Max.
Prise en charge des systèmes d’exploitation Intel® Xeon® CPU Max
Intel® Xeon® CPU Max nécessite une version spécifique des systèmes d’exploitation pris en charge. Assurez-vous que le système d’exploitation du serveur a bien été mis à jour vers sa version indiquée afin de bien mettre en place Intel® Xeon® CPU Max. Pour consulter les instructions de déploiement du SE, voir la section Déploiement du système d'exploitation.
| Système d'exploitation | version |
|---|---|
| RHEL | 8.6 et 9.0 La version 8 de RHEL n’inclut pas le pilote automatiquement à l’aide de Flat mode. Il est toujours possible d’utiliser Flat mode, mais il est nécessaire que l’utilisateur l’active de manière explicite dans les paramètres du noyau. |
| SLES | 15 SP4 |
Modes de mémoire pour les processeurs Intel® Xeon® CPU Max et la mémoire à bande passante élevée (HBM)
HBM-only mode
Dans HBM-only mode, aucun module DRAM DIMM n’est installé dans le système. La seule mémoire disponible est la HBM.
Pour connaître l’ordre d’installation des DRAM DIMM, voir Séquence de remplissage de la mémoire du mode HBM uniquement.
Flat mode
Dans le Flat mode, les modules DRAM DIMM et la HBM sont tous deux présents dans le système. Le système les considère tous deux comme une mémoire.Pour connaître l’ordre d’installation des DRAM DIMM, voir Séquence de remplissage de la mémoire en mode plat.
Cache mode
Dans le Cache mode, les modules DRAM DIMM et la HBM sont tous deux présents dans le système. Le système considère les modules DRAM DIMM comme une mémoire et HBM comme une mémoire cache pour les DRAM DIMM.
Le rapport de la mémoire DRAM avec HBM doit être de 2:1 à 64:1 par processeur. Chaque processeur Intel® Xeon® CPU Max contient 64 Go de High Bandwidth Memory.
Pour connaître l’ordre d’installation des DRAM DIMM, voir Ordre d'installation des barrettes DRAM DIMM.
SD650 V3 prend uniquement en charge les processeurs entièrement remplis (deux processeurs par nœud).
La combinaison de modules DIMM dotés de capacités différentes n’est pas autorisée. Tous les modules DIMM installés doivent être identiques.
Les modes mémoire peuvent être définis dans l’UEFI
Séquence de remplissage de la mémoire du mode HBM uniquement
| Processeur 1 | Processeur 2 | |||||||||||||||
| iMC | iMC1 | iMC0 | iMC 2 | iMC 3 | iMC 3 | iMC 2 | iMC0 | iMC1 | ||||||||
| Canal de mémoire | 1 | 0 | 1 | 0 | 0 | 1 | 0 | 1 | 1 | 0 | 1 | 0 | 0 | 1 | 0 | 1 |
| Numéro d’emplacement DIMM | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 11 | 12 | 13 | 14 | 15 | 16 |
| 0 DIMM | F | F | F | F | F | F | F | F | F | F | F | F | F | F | F | F |
Séquence de remplissage de la mémoire en mode plat
| Processeur 1 | Processeur 2 | |||||||||||||||
| iMC | iMC1 | iMC0 | iMC 2 | iMC 3 | iMC 3 | iMC 2 | iMC0 | iMC1 | ||||||||
| Canal de mémoire | 1 | 0 | 1 | 0 | 0 | 1 | 0 | 1 | 1 | 0 | 1 | 0 | 0 | 1 | 0 | 1 |
| Numéro d’emplacement DIMM | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 11 | 12 | 13 | 14 | 15 | 16 |
| 2 Barrettes DIMM | F | F | F | D | F | F | F | F | F | F | F | F | D | F | F | F |
| 4 Barrettes DIMM | F | F | F | D | F | F | D | F | F | D | F | F | D | F | F | F |
| 8 Barrettes DIMM | F | D | F | D | D | F | D | F | F | D | F | D | D | F | D | F |
| 16 Barrettes DIMM | D | D | D | D | D | D | D | D | D | D | D | D | D | D | D | D |
Séquence de remplissage de la mémoire en mode cache
| Processeur 1 | Processeur 2 | |||||||||||||||
| iMC | iMC1 | iMC0 | iMC 2 | iMC 3 | iMC 3 | iMC 2 | iMC0 | iMC1 | ||||||||
| Canal de mémoire | 1 | 0 | 1 | 0 | 0 | 1 | 0 | 1 | 1 | 0 | 1 | 0 | 0 | 1 | 0 | 1 |
| Numéro d’emplacement DIMM | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 11 | 12 | 13 | 14 | 15 | 16 |
| 8 Barrettes DIMM Prend en charge les DIMM 32 Go, 64 Go et 128 Go. | F | D | F | D | D | F | D | F | F | D | F | D | D | F | D | F |
| 16 Barrettes DIMM Prend en charge les modules DIMM 16 Go, 32 Go, 64 Go et 128 Go. | D | D | D | D | D | D | D | D | D | D | D | D | D | D | D | D |