Ordre d'installation : mise en réserve mémoire avec quatre processeurs
Ordre d'installation d'un module de mémoire pour la mise en réserve mémoire pour quatre processeurs installés sur le serveur.
Les tableaux ci-après indiquent la séquence de remplissage des barrettes DIMM pour la mise en réserve mémoire lorsque quatre processeurs sont installés.
Les processeurs 1 et 2 sont installés dans la carte mère inférieure du plateau de calcul inférieur.
Les processeurs 3 et 4 sont installés dans la carte mère supérieure du plateau de calcul inférieur ou du plateau de calcul supérieur.
| Total | Processeur 1 | Processeur 2 | Total | |||||||||||||||||||||||||
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| DIMM, barrettes | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 11 | 12 | 13 | 14 | 15 | 16 | 17 | 18 | 19 | 20 | 21 | 22 | 23 | 24 | DIMM, barrettes | |||
| 8 | 7 | 8 | 19 | 20 | 8 | |||||||||||||||||||||||
| 10 | 5 | 6 | 7 | 8 | 19 | 20 | 10 | |||||||||||||||||||||
| 12 | 5 | 6 | 7 | 8 | 17 | 18 | 19 | 20 | 12 | |||||||||||||||||||
| 14 | 5 | 6 | 7 | 8 | 17 | 18 | 19 | 20 | 14 | |||||||||||||||||||
| 16 | 5 | 6 | 7 | 8 | 17 | 18 | 19 | 20 | 16 | |||||||||||||||||||
| 18 | 5 | 6 | 7 | 8 | 9 | 10 | 17 | 18 | 19 | 20 | 18 | |||||||||||||||||
| 20 | 5 | 6 | 7 | 8 | 9 | 10 | 17 | 18 | 19 | 20 | 21 | 22 | 20 | |||||||||||||||
| 22 | 5 | 6 | 7 | 8 | 9 | 10 | 17 | 18 | 19 | 20 | 21 | 22 | 22 | |||||||||||||||
| 24 | 5 | 6 | 7 | 8 | 9 | 10 | 17 | 18 | 19 | 20 | 21 | 22 | 24 | |||||||||||||||
Séquences de remplissage des barrettes DIMM associées pour quatre systèmes de processeurs :
Séquences de remplissage des barrettes DIMM des processeurs 1 et 2 pour 26 à 48 barrettes DIMM, voir Tableau 2.
Pour continuer à remplir les barrettes DIMM des processeurs 3 et 4 pour un système comportant 8 à 24 barrettes DIMM, voir Tableau 3.
| Total | Processeur 1 | Processeur 2 | Total | |||||||||||||||||||||||||
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| DIMM, barrettes | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 11 | 12 | 13 | 14 | 15 | 16 | 17 | 18 | 19 | 20 | 21 | 22 | 23 | 24 | DIMM, barrettes | |||
| 26 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 17 | 18 | 19 | 20 | 21 | 22 | 26 | |||||||||||||
| 28 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 15 | 16 | 17 | 18 | 19 | 20 | 21 | 22 | 28 | |||||||||||
| 30 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 15 | 16 | 17 | 18 | 19 | 20 | 21 | 22 | 30 | |||||||||||
| 32 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 15 | 16 | 17 | 18 | 19 | 20 | 21 | 22 | 32 | |||||||||||
| 34 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 11 | 12 | 15 | 16 | 17 | 18 | 19 | 20 | 21 | 22 | 34 | |||||||||
| 36 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 11 | 12 | 15 | 16 | 17 | 18 | 19 | 20 | 21 | 22 | 23 | 24 | 36 | |||||||
| 38 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 11 | 12 | 15 | 16 | 17 | 18 | 19 | 20 | 21 | 22 | 23 | 24 | 38 | |||||||
| 40 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 11 | 12 | 15 | 16 | 17 | 18 | 19 | 20 | 21 | 22 | 23 | 24 | 40 | |||||||
| 42 | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 11 | 12 | 15 | 16 | 17 | 18 | 19 | 20 | 21 | 22 | 23 | 24 | 42 | |||||
| 44 | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 11 | 12 | 13 | 14 | 15 | 16 | 17 | 18 | 19 | 20 | 21 | 22 | 23 | 24 | 44 | |||
| 46 | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 11 | 12 | 13 | 14 | 15 | 16 | 17 | 18 | 19 | 20 | 21 | 22 | 23 | 24 | 46 | |||
| 48 | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 11 | 12 | 13 | 14 | 15 | 16 | 17 | 18 | 19 | 20 | 21 | 22 | 23 | 24 | 48 | |||
Séquences de remplissage des barrettes DIMM associées pour quatre systèmes de processeurs :
Séquences de remplissage des barrettes DIMM des processeurs 1 et 2 pour 8 à 24 barrettes DIMM, voir Tableau 1.
Pour continuer à remplir les barrettes DIMM des processeurs 3 et 4 pour un système comportant 26 à 48 barrettes DIMM, voir Tableau 4.
| Total | Processeur 3 | Processeur 4 | Total | |||||||||||||||||||||||||
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| DIMM, barrettes | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 11 | 12 | 13 | 14 | 15 | 16 | 17 | 18 | 19 | 20 | 21 | 22 | 23 | 24 | DIMM, barrettes | |||
| 8 | 7 | 8 | 19 | 20 | 8 | |||||||||||||||||||||||
| 10 | 7 | 8 | 19 | 20 | 10 | |||||||||||||||||||||||
| 12 | 7 | 8 | 19 | 20 | 12 | |||||||||||||||||||||||
| 14 | 5 | 6 | 7 | 8 | 19 | 20 | 14 | |||||||||||||||||||||
| 16 | 5 | 6 | 7 | 8 | 17 | 18 | 19 | 20 | 16 | |||||||||||||||||||
| 18 | 5 | 6 | 7 | 8 | 17 | 18 | 19 | 20 | 18 | |||||||||||||||||||
| 20 | 5 | 6 | 7 | 8 | 17 | 18 | 19 | 20 | 20 | |||||||||||||||||||
| 22 | 5 | 6 | 7 | 8 | 9 | 10 | 17 | 18 | 19 | 20 | 22 | |||||||||||||||||
| 24 | 5 | 6 | 7 | 8 | 9 | 10 | 17 | 18 | 19 | 20 | 21 | 22 | 24 | |||||||||||||||
Séquences de remplissage des barrettes DIMM associées pour quatre systèmes de processeurs :
Séquences de remplissage des barrettes DIMM des processeurs 3 et 4 pour les systèmes comportant 26 à 48 barrettes DIMM, voir Tableau 4.
Pour continuer à remplir les barrettes DIMM des processeurs 1 et 2 pour un système comportant 8 à 24 barrettes DIMM, voir Tableau 1.
| Total | Processeur 3 | Processeur 4 | Total | |||||||||||||||||||||||||
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| DIMM, barrettes | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 11 | 12 | 13 | 14 | 15 | 16 | 17 | 18 | 19 | 20 | 21 | 22 | 23 | 24 | DIMM, barrettes | |||
| 26 | 5 | 6 | 7 | 8 | 9 | 10 | 17 | 18 | 19 | 20 | 21 | 22 | 26 | |||||||||||||||
| 28 | 5 | 6 | 7 | 8 | 9 | 10 | 17 | 18 | 19 | 20 | 21 | 22 | 28 | |||||||||||||||
| 30 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 17 | 18 | 19 | 20 | 21 | 22 | 30 | |||||||||||||
| 32 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 15 | 16 | 17 | 18 | 19 | 20 | 21 | 22 | 32 | |||||||||||
| 34 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 15 | 16 | 17 | 18 | 19 | 20 | 21 | 22 | 34 | |||||||||||
| 36 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 15 | 16 | 17 | 18 | 19 | 20 | 21 | 22 | 36 | |||||||||||
| 38 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 11 | 12 | 15 | 16 | 17 | 18 | 19 | 20 | 21 | 22 | 38 | |||||||||
| 40 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 11 | 12 | 15 | 16 | 17 | 18 | 19 | 20 | 21 | 22 | 23 | 24 | 40 | |||||||
| 42 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 11 | 12 | 15 | 16 | 17 | 18 | 19 | 20 | 21 | 22 | 23 | 24 | 42 | |||||||
| 44 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 11 | 12 | 15 | 16 | 17 | 18 | 19 | 20 | 21 | 22 | 23 | 24 | 44 | |||||||
| 46 | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 11 | 12 | 15 | 16 | 17 | 18 | 19 | 20 | 21 | 22 | 23 | 24 | 46 | |||||
| 48 | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 11 | 12 | 13 | 14 | 15 | 16 | 17 | 18 | 19 | 20 | 21 | 22 | 23 | 24 | 48 | |||
Séquences de remplissage des barrettes DIMM associées pour quatre systèmes de processeurs :