Processadores

Resumo dos processadores instalados

A ativação do Hyper Threading permite que vários threads do processador lógico sejam executados em cada núcleo.

Ativar o modo Turbo pode aumentar o desempenho geral da CPU quando todos os núcleos de CPU não estão sendo totalmente utilizados. Um núcleo de CPU pode ser executado acima de sua frequência nominal por um curto período quando estiver no modo Turbo.

Quando a eficiência de energia turbo estiver ativa, a frequência turbo ideal da CPU será ajustada dinamicamente com base na utilização da CPU. A configuração Propensão de Energia/Desempenho também influencia a Eficiência de Energia Turbo.

O estado de gerenciamento de energia ativo do processador (controle de estado P) afeta como as frequências operacionais da CPU são selecionadas, com base na carga de trabalho.

• [Autônomo]: Esse modo faz parte do recurso Gerenciamento de Energia de Hardware (HWPM) da Intel e é o modo padrão. Neste modo, todo o gerenciamento de P-state da CPU é manipulado automaticamente em segundo plano sem qualquer intervenção do sistema operacional. O modo autônomo é usado para economia de energia normal e serve bem para a maioria dos aplicativos de negócios típicos.

• [Legado]: Os P-states do processador serão apresentados ao SO e o gerenciamento de energia do SO (OSPM) controlará diretamente qual P-state está selecionado. O mecanismo de controle legado é atualmente implementado para sistemas com processadores anteriores ao Intel Xeon Scalable Processor, codinome Skylake. Usa a interface ACPI padrão. Esse modo é usado para aplicativos que se beneficiam dos controles de frequência no nível do sistema operacional.

• [Cooperativo sem Legado]: a UEFI não fornece P-states legados. O SO fornece dicas para a unidade de controle de energia (PCU) do processador para os níveis mínimo/máximo de estado P desejados. A PCU é executada no modo Autônomo até que o SO defina a frequência desejada. As dicas fornecidas pelo SO afetam o P-state final selecionado pela PCU.

• [Cooperativo com Legado]: a UEFI deixa a interface de P-states legada inicialmente ativada até/se posteriormente um SO que esteja ciente do modo nativo de P-states do Hardware Intel (HWP) definir o bit. P-states legados serão usados até que o SO defina o modo nativo de HWP. Depois disso, os P-states mudarão para o mesmo comportamento que "Cooperativo sem Legado".

• [Nenhum]: Nenhuma entrada de tabela ACPI para P-states foi criada. P-states estão desativados. Use esta configuração para minimizar a latência causada pelas transições de P-state. Recomendado para cargas de trabalho sensíveis à latência. As CPUs são executadas em sua frequência nominal ou no modo turbo, se o turbo estiver ativado.

Para aplicativos sensíveis à frequência do relógio, é recomendável testar com o modo Cooperativo ou Legado.

Os C-States reduzem o consumo de energia durante o tempo ocioso.

Quando a opção [Legado] está selecionada, o sistema operacional inicia as transições C-state. Alguns softwares do SO podem anular o mapeamento ACPI (por exemplo, intel_idle driver).

C-states de baixa energia têm latências de saída mais altas e C-states de energia mais alta têm latências de saída mais baixas.

A ativação do estado C1E (C1 aprimorado) pode economizar energia parando núcleos da CPU que estão inativos. Um sistema operacional que ofereça suporte ao estado C1E deve ser instalado para oferecer suporte a esse recurso.

Quando ativado, o processador alterará dinamicamente as frequências com base na carga de trabalho. Toda lógica diversa dentro do pacote da CPU é considerada o Uncore.

Ativar/Desativar Modo Latência otimizado (Perf).

Quando um perfil de carga de trabalho predefinido está selecionado, as configurações de nível baixo não são alteráveis. Se o usuário quiser alterar as configurações de baixo nível, selecione [Personalizar] em "Perfil de Carga de Trabalho" localizado no submenu "Configurações do Sistema" e altere a configuração individual conforme desejado.

Ative ou desative a Tecnologia de Execução Confiável Intel (Intel TXT).

O Intel TXT é um conjunto de extensões de hardware para processadores Intel e chipsets que aprimoram a plataforma de escritório digital com recursos de segurança, como lançamento medido e execução protegida.

Ative ou desative a Tecnologia de Virtualização Intel.

A Tecnologia de Virtualização Intel abstrai hardware que permite que várias cargas de trabalho compartilhem um conjunto comum de recursos.

Quando ativado, o pré-buscador de hardware buscará dados da memória do sistema principal para o cache de Nível 2 para ajudar a agilizar a transação de dados para o aprimoramento de desempenho da memória.

Aplicativos levemente encadeados e alguns benchmarks podem se beneficiar com o pré-buscador de hardware ativado.

O pré-buscador de linha de cache adjacente busca automaticamente as linhas de cache adjacentes àquelas que estão sendo acessadas pelo programa. Isso reduz a latência do cache, tornando a próxima linha de cache imediatamente disponível se o processador exigir.

Aplicativos levemente encadeados e alguns benchmarks podem se beneficiar de ter a Pré-busca de Cache Adjacente ativada.

O Pré-buscador DCU Streamer detecta várias leituras em uma única linha de cache em determinado período e escolhe carregar a seguinte linha de cache nos caches de dados L1.

Aplicativos levemente encadeados e alguns benchmarks podem se beneficiar de ter o Pré-buscador DCU Streamer ativado.

O Pré-buscador DCU IP procura o histórico de carregamento sequencial para determinar se os dados a seguir devem ser pré-buscados nos caches L1.

É recomendável que o Pré-buscador DCU IP seja ativado para a maioria dos ambientes. No entanto, alguns ambientes podem se beneficiar de tê-lo desativado, por exemplo, Java.

O pré-buscador da próxima página é um pré-buscador de página de cache de dados L1 (MSR 1A4h [4]), que detecta acessos que provavelmente cruzarão um limite de página e inicia o acesso mais cedo.

Essa opção ativa um dos pré-buscadores de hardware do AMP de Cache de Nível Médio (MLC).

Alguns benchmarks podem se beneficiar de ter essa pré-busca de MLC ativada.

O pré-buscador de cache de último nível (LLC) é um mecanismo de pré-busca adicional na parte superior das pré-buscas existentes que buscam dados no núcleo DCU e MLC.

A ativação da pré-busca da LLC dá ao pré-buscador de núcleo a capacidade de pré-buscar dados diretamente na LLC sem necessariamente preencher a MLC

Permite buscas antecipadas no MLC quando não há recursos suficientes para o cache L1. Mapas automáticos para a configuração padrão de hardware com base no tipo de CPU.

Limitar as conexões QPI/UPI com o número mínimo pode economizar energia. Se desejar desempenho máximo, todos os links de QPI devem estar ativados.

O Sub NUMA Clustering (SNC) particiona os núcleos e o cache de último nível (LLC) em clusters com cada cluster vinculado a um conjunto de controladores de memória no sistema, dividindo cada pacote de CPU em vários nós NUMA. Isso pode melhorar a latência média para o cache de último nível.

A afinidade com o UPI ajuda a reduzir a latência no acesso à memória entre CPUs, otimizando a associação entre os núcleos da CPU e os links de UPI.

Divida os nós NUMA físicos em nós NUMA virtuais de tamanho uniforme na tabela ACPI. Isso pode melhorar o desempenho do Windows em CPUs com mais de 64 processadores lógicos.

O número de nós NUMA virtuais por nós NUMA físicos. 0 significa definir automaticamente o número de nós NUMA virtuais com base na configuração do sistema. 1 é igual a desativação do NUMA virtual.

Quando ativado, recursos adicionais, como Opportunistic Snoop Broadcast (OSB), cache HitME e IODC (I/O Diretório Cache), são usados para reduzir a sobrecarga de leituras de diretório. Quando desativado, todos os acessos de memória exigirão um snoop que não é recomendado para a maioria das cargas de trabalho.

Pré-buscador de tabela de previsão estendida (XPT) (pré-busca de memória do núcleo) é um mecanismo que permite que uma solicitação de leitura que está sendo enviada ao cache de último nível emita especulativamente uma cópia dessa leitura para a pré-busca do controlador de memória. Ele foi projetado para reduzir a latência de acesso à memória local.

A pré-busca do Ultra Path Interconnect (UPI) permite uma leitura antecipada da memória no barramento de memória. O caminho de recepção de UPI expande uma leitura de memória para o pré-buscador do controlador de memória.

Recurso de economia de latência para transações de leitura remota. As cargas de trabalho altamente dependentes da latência ociosa remota podem sofrer um impacto quando a D2U está desativada.

Quando o IODC (Cache de Diretório de E/S) está ativado, isso reduz a sobrecarga de gravação baseada em diretório. Quando desativado, não suprime as atualizações/leituras do diretório para transações de gravação não cacheáveis.

A opção BIOS fornece um conjunto de limites que pode controlar quanto dos vários tipos de solicitações podem ocupar a Tabela de Solicitações (TOR), ajudando assim a evitar o desequilíbrio entre solicitações locais e solicitações remotas. Essa opção do BIOS controla o número de solicitações locais para remotas (Loctorem) permitidas no pipeline quando o pipeline está vazio de solicitações remotas (EMPTY) e quando as solicitações remotas também estão presentes no pipeline (NORMAL).

Automático é padrão e controlado pela Compatibilidade Si.

A opção BIOS fornece um conjunto de limites que pode controlar quanto dos vários tipos de solicitações podem ocupar a Tabela de Solicitações (TOR), ajudando assim a evitar o desequilíbrio entre solicitações locais e solicitações remotas. Essa opção do BIOS controla o número de solicitações locais para remotas (Loctorem) permitidas no pipeline quando o pipeline está vazio de solicitações remotas (EMPTY) e quando as solicitações remotas também estão presentes no pipeline (NORMAL).

Automático é padrão e controlado pela Compatibilidade Si.

A Criptografia Total da Memória (TME) Intel criptografa toda a memória física de um sistema com uma única chave de criptografia.

A tecnologia Criptografia Total da Memória Multichave (MK-TME) Intel é construída sobre o Intel TME. Ela permite o uso de várias chaves de criptografia, permitindo a seleção de uma chave de criptografia por página de memória usando as tabelas de página do processador.

Ative ou desative a integridade da memória. A integridade da memória é um recurso de isolamento de núcleos.

Número total de chaves que podem ser usadas pela TME-MT.

Ative ou desative a Trust Domain Extension (TDX).

Designe o número de bits para uso do TDX. O restante será usado por TME-MT.

Ative ou desative o Software Guard Extensions (SGX).

Ative ou desative a Redefinição de fábrica do SGX.

Quando [Ativado] é selecionado, ele apaga todos os dados de registro na inicialização subsequente e, adicionalmente, força um fluxo de estabelecimento inicial da plataforma quando o SGX é ativado.

Ative ou desative o acesso em banda do pacote Software Guard Extensions (SGX).

O tamanho do SGX PRM é um constituinte que pode não ser igual ao tamanho total do PRM.

Com a tecnologia Intel Speed Select (SST), a frequência nominal da CPU pode aumentar à medida que o número de núcleos de CPU ativado na UEFI diminui. Essencialmente, com SST, a CPU pode atingir uma frequência turbo garantida.

Se o processador instalado não suportar SST, a opção [Base] será usada independentemente da configuração selecionada.

• [Bases]: desativa efetivamente o SST.

• [Automático]: o nível de ativação de SST é controlado automaticamente com base no número de núcleos de CPU ativado na UEFI.

• [Config1]/[Config2]/[Config3]/[Config4]: força os limites de núcleos SST com base na opção de configuração selecionada. Observação [Config1]/[Config2]/[Config3]/[Config4] pode substituir a opção que ativa o número de núcleos de CPU na UEFI.

• [SST-PP V2] ativa o modo dinâmico SST-PP. Com o SST-PP V2, o modo pode ser alterado dinamicamente em tempo de execução através do sistema operacional Linux.

Essa opção permite que o SST-BF seja ativado e permite que o BIOS configure os núcleos de alta prioridade do SST-BF para que o software não precise configurá-lo.

Ative ou desative a confiança para a Interface de Controle de Ambiente de Plataforma (PECI) do sistema.

Você pode selecionar [Desativado] se um nível mais alto de Segurança for necessário, mas algumas funções, como relatórios de Memória e E/S Utilização, podem não funcionar.

Selecione a quantidade de núcleos ativados em cada pacote de CPU.

Ativar a Ordem relaxada da CPU PCIe sempre permitirá que as conclusões posteriores passem pelas gravações publicadas.

O recurso OSB (Oportunistic Snoop Broadcast) tenta evitar a latência de leitura de memória bisbilhotando o agente local (doméstico) e os correspondentes de soquete remotos.

Automático é padrão e controlado pela Compatibilidade Si.

O Estado AtoS controla se uma linha de cache deve fazer a transição do estado A (snoopAll) para o estado S (Compartilhado) quando o snoop falha.

• [Ativado]: A LLC preencherá de modo oportuno as linhas de inatividade na LLC se houver espaço livre disponível.

• [Desativado]: As linhas de inatividade sempre serão descartadas e nunca serão preenchidas na LLC.

Selecione a frequência de link de UPI desejada.

• [Desempenho máximo]: maximiza o desempenho.

• [Balanceado]: oferece um equilíbrio entre desempenho e energia.

• [Energia Mínima]: maximiza a economia de energia.

A frequência máxima (turbo, AVX e não turbo) pode ser restrita a uma frequência que esteja entre a frequência máxima do turbo para a CPU instalada e 1,2 GHz. Isso pode ser útil para sincronizar tarefas da CPU.

Observe que a frequência máxima para núcleos N+1 não pode ser superior à dos núcleos N. Se uma frequência não suportada for inserida, ela será automaticamente limitada a um valor suportado. Se os limites de frequência da CPU estiverem sendo controlados por meio do software do aplicativo, deixe este item de menu na configuração padrão ([Elevação completa do turbo]).

Quando [Ativado] é selecionado, o Modo Rocket permite que os núcleos saltem para o turbo máximo instantaneamente, em vez de em uma curva suave.

Quando o Modo Rocket estiver ativado, ele só será acionado quando os P-states forem definidos como [Autônomos].

Controla o tempo máximo permitido para soneca no subestado C0 e controla se há suporte para C0.2.