Processeurs

Récapitulatif des processeurs installés

L’activation d’Hyper Threading permet à plusieurs threads de processeur logique de s’exécuter sur chaque cœur.

L’activation du mode Turbo peut améliorer les performances globales de l’UC lorsque tous les cœurs de l’UC ne sont pas pleinement utilisés. Un cœur d’UC peut fonctionner au-dessus de sa fréquence nominale pendant une courte période lorsqu’il est en mode Turbo.

Lorsque la valeur Turbo écoénergétique est activée, la fréquence turbo optimale de l’UC est réglée dynamiquement en fonction de l’utilisation de l’UC. Le paramètre Rapport énergie/performances a également un impact sur la fonctionnalité de turbo écoénergétique.

L’état de gestion de l’alimentation actif du processeur (contrôle P-state) affecte la façon dont les fréquences de fonctionnement de l’UC sont sélectionnées, en fonction de la charge de travail.

• [Autonome] : Ce mode fait partie de la fonction de gestion du matériel d’alimentation (HWPM) d’Intel et est le mode par défaut. Dans ce mode, toute la gestion du P-state de l’UC est effectuée automatiquement en arrière-plan sans aucune intervention du système d’exploitation. Le mode autonome est utilisé pour permettre des économies d’énergie normales. Il convient à la plupart des applications professionnelles classiques.

• [Hérité] : Les P-states du processeur sont présentés au système d’exploitation et la gestion de l’alimentation du système d’exploitation (OSPM) contrôle directement le P-state sélectionné. Le mécanisme de contrôle hérité est actuellement implémenté pour les systèmes dotés de processeurs antérieurs au processeur évolutif Intel Xeon dont le nom de code est Skylake. Utilise l’interface ACPI standard. Ce mode est utilisé pour les applications qui bénéficient de contrôles de fréquence au niveau du système d’exploitation.

• [Coopératif sans héritage] : UEFI ne fournit pas de P-States hérités. Le système d’exploitation fournit des indices à la PCU (unité de contrôle de l’alimentation) du processeur pour les niveaux P-states min/max souhaités. La PCU fonctionne en mode autonome jusqu’à ce que le système d’exploitation définisse la fréquence souhaitée. Les indices fournis par le système d’exploitation affectent le P-state final sélectionné par la PCU.

• [Coopératif avec héritage] : UEFI laisse l’interface P-states héritée initialement activée jusqu’à ce qu’un système d’exploitation prenant en compte le mode natif Intel Hardware P-states (HWP) définisse le bit, ou dans l’éventualité d’une telle situation. Les P-states hérités sont utilisés jusqu’à ce que le système d’exploitation définisse le mode natif HWP. Après cela, les P-states suivent le même comportement que « Coopératif sans héritage ».

• [Aucun] : Aucune entrée de table ACPI pour les P-states n’est créée. Les P-states sont désactivés. Utilisez ce paramètre pour réduire au minimum la latence provoquée par les transitions des P-states. Ceci est recommandé pour les charges de travail sensibles à la latence. Les UC fonctionnent à leur fréquence nominale ou en mode Turbo, si ce mode est activé.

Pour les applications sensibles à la fréquence d’horloge, il est recommandé de tester avec le mode Coopératif ou Hérité.

Les C-states réduisent la consommation d’énergie pendant le temps d’inactivité.

Lorsque [Hérité] est sélectionné, le système d’exploitation initie les transitions de C-state. Certains logiciels du système d’exploitation peuvent mettre en échec le mappage ACPI (par exemple, pilote intel_idle).

Les états C de faible puissance ont des latences de sortie plus élevées et les états C de puissance plus élevée ont des latences de sortie plus faibles.

L’activation de l’état C1E (C1 étendu) permet d’économiser de l’énergie en arrêtant les cœurs d’UC qui sont en veille. Un système d’exploitation prenant en charge l’état C1E doit être installé pour prendre en charge cette fonctionnalité.

Lorsque cette option est activée, le processeur modifie dynamiquement les fréquences en fonction de la charge de travail. L’agent système est constitué de tous les divers éléments de logique à l’intérieur du module de l’UC.

Active/désactive le mode Latence optimisée (Perf).

Lorsqu’un profil de charge de travail prédéfini est sélectionné, il n’est pas possible de modifier les paramètres de faible niveau. Si l’utilisateur souhaite modifier les paramètres de bas niveau, sélectionnez [Personnalisé] dans « Profil de charge de travail » situé dans le sous-menu « Paramètres système », puis modifiez le paramètre individuel comme vous le souhaitez.

Activez ou désactivez Intel Trusted Execution Technology (Intel TXT).

Intel TXT est un ensemble d’extensions matérielles des processeurs et chipsets Intel qui améliorent la plateforme de bureau numérique avec des fonctionnalités de sécurité telles que le lancement mesuré et l’exécution protégée.

Activez ou désactivez Intel Virtualization Technology.

Intel Virtualization Technology fait abstraction du matériel qui permet à plusieurs charges de travail de partager un ensemble commun de ressources.

Lorsque cette option est activée, la lecture matérielle anticipée pré-récupère les données de la mémoire système principale vers le cache de niveau 2 afin d’accélérer la transaction des données pour améliorer les performances de la mémoire.

Les applications qui utilisent peu de threads et certains tests de performances peuvent tirer parti de l’activation de la lecture matérielle anticipée.

La lecture anticipée de la mémoire cache adjacente récupère automatiquement les lignes de cache adjacentes à celles auxquelles le programme accède. Cela réduit la latence du cache en rendant la ligne de cache suivante immédiatement disponible si le processeur l’exige.

Les applications qui utilisent peu de threads et certains tests de performances peuvent tirer parti de l’activation de la lecture anticipée de la mémoire cache adjacente.

Le dispositif de lecture anticipée DCU (Data Cache Unit) Streamer détecte plusieurs lectures sur une seule ligne de cache au cours d’une période donnée et choisit de charger la ligne de cache suivante dans les caches de données L1.

Les applications qui utilisent peu de threads et certains tests de performances peuvent tirer parti de l’activation du dispositif de lecture anticipée DCU Streamer.

Le dispositif de lecture anticipée DCU IP recherche l’historique de chargement séquentiel afin de déterminer s’il faut pré-récupérer les données suivantes dans les caches L1.

Il est recommandé d’activer le dispositif de lecture anticipée DCU IP pour la plupart des environnements. Cependant, sa désactivation peut être bénéfique pour certains environnements (par ex. Java).

Le dispositif de lecture anticipée de page suivante est un dispositif de lecture anticipée de page de cache de données L1 (MSR 1A4h [4]), qui détecte les accès susceptibles de franchir la limite d’une page et démarre l’accès de manière anticipée.

Cette option active l’une des lectures matérielles anticipées AMP MLC (Mid-Level Cache).

Certains tests de performances peuvent bénéficier de l’activation de cette lecture anticipée MLC.

Le dispositif de lecture anticipée de cache de dernier niveau (LLC) est un mécanisme de pré-récupération supplémentaire qui s’ajoute aux dispositifs de lecture anticipée existants et qui pré-récupère les données dans le DCU et le MLC principaux.

L’activation de la lecture anticipée du LLC donne au dispositif de lecture anticipée principal la possibilité de pré-récupérer des données directement dans le LLC sans nécessairement remplir le MLC

Permet les récupérations anticipées dans MLC lorsque les ressources pour le cache L1 ne sont pas suffisantes. Procède automatiquement au mappage du paramètre matériel par défaut en fonction du type d’UC.

Limiter les connexions QPI/UPI au nombre minimum peut permettre d’économiser de l’énergie. Si l’objectif recherché est l’obtention de performances maximales, toutes les liaisons QPI doivent restés activées.

Sub NUMA Clustering (SNC) partitionne les cœurs et le cache de dernier niveau (LLC) en clusters, chaque cluster étant lié à un ensemble de contrôleurs de mémoire dans le système, divisant chaque package d’UC en plusieurs nœuds NUMA. Cela peut améliorer la latence moyenne jusqu’au cache de dernier niveau.

L’affinité UPI permet de minimiser la latence d’accès à la mémoire entre les processeurs en optimisant l’affinité entre les cœurs d’UC et les liaisons UPI.

Divisez les nœuds NUMA physiques en nœuds NUMA virtuels de taille égale dans la table ACPI. Cela peut améliorer les performances de Windows sur les processeurs avec plus de 64 processeurs logiques.

Nombre de nœuds NUMA virtuels par nœud NUMA physique. 0 signifie définir automatiquement le nombre de nœuds NUMA virtuels en fonction de la configuration du système. 1 équivaut à la désactivation de NUMA virtuels.

Lorsque cette option est activée, des fonctionnalités supplémentaires telles que OSB (Opportunistic Snoop Broadcast), HitME cache et Cache de Répertoire I/O (IODC) sont utilisées pour réduire la surcharge des lectures de répertoire. Lorsque cette option est désactivée, tous les accès à la mémoire nécessitent une surveillance, ce qui n’est pas recommandé pour la plupart des charges de travail.

Le dispositif de lecture anticipée XPT (Extended Prediction Table) (lecture anticipée de la mémoire à partir du cœur) est un mécanisme qui fait en sorte qu’une requête de lecture envoyée au cache de dernier niveau envoie par anticipation une copie de cette lecture au dispositif de lecture anticipée du contrôleur de mémoire. Il est conçu pour réduire la latence d’accès à la mémoire locale.

La lecture anticipée UPI (Ultra Path Interconnect) permet une lecture anticipée de la mémoire sur le bus mémoire. Le chemin de réception UPI engendre une lecture en mémoire sur le dispositif de lecture anticipée du contrôleur de mémoire.

Fonctionnalité de réduction de latence pour les transactions de lecture à distance. Les charges de travail qui dépendent fortement de la latence d’inactivité à distance peuvent constater un impact lorsque D2U est désactivé.

Lorsque le cache de répertoire IO (IODC) est activé, cela réduit la surcharge d’écriture basée sur le répertoire. Lorsqu’il est désactivé, cela ne supprime pas la lecture/les mises à jour du répertoire pour les transactions d’écriture sans mise en cache.

L’option du BIOS fournit un ensemble de seuils qui peuvent contrôler la quantité de différents types de requêtes autorisées à occuper la table des requêtes (TOR), ce qui permet d’éviter le déséquilibre entre les requêtes locales et les requêtes distantes. Cette option du BIOS contrôle le nombre de requêtes local-à-distant (Loctorem) autorisées dans le pipeline lorsque le pipeline est vide de requêtes distantes (VIDE) et lorsque des requêtes distantes sont également présentes dans le pipeline (NORMAL).

Automatique est défini par défaut et contrôlé par la compatibilité Si.

L’option du BIOS fournit un ensemble de seuils qui peuvent contrôler la quantité de différents types de requêtes autorisées à occuper la table des requêtes (TOR), ce qui permet d’éviter le déséquilibre entre les requêtes locales et les requêtes distantes. Cette option du BIOS contrôle le nombre de requêtes local-à-distant (Loctorem) autorisées dans le pipeline lorsque le pipeline est vide de requêtes distantes (VIDE) et lorsque des requêtes distantes sont également présentes dans le pipeline (NORMAL).

Automatique est défini par défaut et contrôlé par la compatibilité Si.

Le chiffrement total de la mémoire Intel (TME) chiffre l’intégralité de la mémoire physique d’un système à l’aide d’une clé de chiffrement unique.

La technologie de chiffrement total de la mémoire à clés multiples Intel (MK-TME) repose sur Intel TME. Elle permet l’utilisation de plusieurs clés de chiffrement, ce qui permet de sélectionner une clé de chiffrement par page de mémoire à l’aide des tables de page du processeur.

Activez ou désactivez l’intégrité de la mémoire. L’intégrité de la mémoire est une caractéristique de l’isolation du cœur.

Nombre total de clés pouvant être utilisées par TME-MT.

Activez ou désactivez l’extension de domaine de confiance (TDX).

Désigne le nombre de bits pour l’utilisation de TDX. Le reste sera utilisé par TME-MT.

Activez ou désactivez Software Guard Extensions (SGX).

Activez ou désactivez la réinitialisation aux paramètres d’usine SGX.

Lorsque [Activé] est sélectionné, toutes les données d’enregistrement sont effacées lors du démarrage suivant et forcent en outre un flux initial d’établissement de plateforme lorsque SGX est activé.

Activez ou désactivez l’accès bande passante aux informations du module SGX (Software Guard Extensions).

La taille SGX PRM est un constituant qui peut ne pas être égal à la taille totale PRM.

Avec la technologie Intel Speed Select (SST), la fréquence nominale de l’UC peut augmenter à mesure que le nombre de cœurs d’UC activés dans UEFI diminue. En principe, avec SST, l’UC peut atteindre une fréquence turbo garantie.

Si le processeur installé ne prend pas en charge SST, l’option [Base] sera utilisée quel que soit le paramètre sélectionné.

• [Base] : désactive de manière efficace SST.

• [Automatique] : le niveau d’activation SST est contrôlé automatiquement en fonction du nombre de cœurs d’UC activé dans UEFI.

• [Config1]/[Config2]/[Config3]/[Config4] : force les limites des cœurs SST en fonction de l’option de configuration sélectionnée. Remarque : [Config1]/[Config2]/[Config3]/[Config4] peut remplacer l’option qui active le nombre de cœurs d’UC dans UEFI.

• [SST-PP V2] active le mode SST-PP dynamique. Avec SST-PP V2, le mode peut être modifié dynamiquement au moment de l’exécution via le système d’exploitation Linux.

Cette option permet d’activer SST-BF. Elle permet en outre au BIOS de configurer les cœurs de priorité élevée SST-BF afin que le logiciel n’ait pas à procéder à sa configuration.

Activez ou désactivez l’approbation pour l’interface PECI (Platform Environment Control Interface) du système.

Vous pouvez sélectionner [Désactivé] si un niveau de sécurité plus élevé est requis, mais certaines fonctions, telles que les rapports d’utilisation de la mémoire et des E-S, peuvent ne pas fonctionner.

Sélectionnez le nombre de cœurs activés dans chaque module d’UC.

L’activation de l’ordre souple UC PCIe permettra toujours aux achèvements en aval de transmettre les écritures validées.

La fonctionnalité OSB (Opportunistic Snoop Broadcast) tente d’éviter la latence de lecture de la mémoire en espionnant l’agent local (d’origine) et les homologues de socket distants.

Automatique est défini par défaut et contrôlé par la compatibilité Si.

State AtoS contrôle si une ligne de cache doit passer de l’état A (snoopAll) à l’état S (Partagé) en cas d’échec de la surveillance.

• [Activé] : La LLC remplit opportunément les lignes inactives dans LLC s’il y a de l’espace libre disponible.

• [Désactivé] : Les lignes mortes seront toujours supprimées et ne seront jamais remplies dans LLC.

Sélectionnez la fréquence de liaison UPI souhaitée.

• [Performances maximales] : maximise les performances.

• [Équilibre] : offre un équilibre entre performances et alimentation.

• [Puissance minimale] : maximise les économies d’alimentation.

La fréquence maximum (turbo, AVX et non turbo) peut être limitée à une fréquence comprise entre la fréquence turbo maximale de l’UC installée et 1,2 GHz. Cette opération peut être utile pour synchroniser les tâches de l’UC.

Notez que la fréquence maximale pour les cœurs N+1 ne peut pas être supérieure à celle des cœurs N. Si une fréquence non prise en charge est saisie, elle sera automatiquement limitée à une valeur prise en charge. Si les limites de fréquence UC sont contrôlées via le logiciel d’application, laissez cet élément de menu au réglage par défaut ([Fréquence la plus élevée possible]).

Lorsque [Activé] est sélectionné, le mode fusée permet aux cœurs de passer instantanément au turbo maximum plutôt que sur une courbe lisse.

Lorsque le mode fusée est activé, il n’est engagé que lorsque les P-states sont définis sur [Autonomes].

Contrôle le temps maximum autorisé pour une suspension dans le sous-état C0 et une décision de prise en charge ou non de C0.2.