プロセッサー

取り付けられているプロセッサーの要約

ハイパー・スレッド化を有効にすると、各コアで複数の論理プロセッサー・スレッドを実行できます。

ターボモードを有効にすると、すべての CPU コアが完全に使用されていない場合に、全体的な CPU パフォーマンスを向上させることができます。CPU コアは、ターボモードのときに、定格周波数を超えて短時間動作できます。

「エネルギー効率に優れたターボ」が有効な場合、CPU の最適なターボ周波数が CPU 使用率に基づいて動的にチューニングされます。電源/パフォーマンス バイアス設定もエネルギー効率に優れたターボに影響します。

プロセッサーのアクティブ電源管理状態 (P-state 制御) は、ワークロードに基づいて CPU の動作周波数を選択する方法に影響を与えます。

• [自律モード]: このモードは、Intel のハードウェア電源管理 (HWPM) 機能の一部であり、デフォルト・モードです。このモードでは、すべての CPU P-state 管理は、OS の介入なしにバックグラウンドで自動的に処理されます。自律モードは、通常の節電に使用され、ほとんどの一般的なビジネス・アプリケーションに適しています。

• [レガシー]: プロセッサーの P-states が OS に提示され、OS 電源管理 (OSPM) によって、選択される P-state が直接制御されます。レガシー制御メカニズムは、現在、Intel Xeon スケーラブル・プロセッサー (コードネーム Skylake) 以前のプロセッサーを搭載したシステムに実装されています。標準 ACPI インターフェースが使用されます。このモードは、OS レベルの周波数制御の恩恵を受けるアプリケーションに使用されます。

• [レガシーなしの協調]: UEFI はレガシー P-States を提供しません。OS は、必要な P-state の最小/最大レベルに関するヒントをプロセッサーの電源制御ユニット (PCU) に提供します。PCU は、OS によって目的の周波数が設定されるまで自律モードで実行されます。OS によって提供されるヒントは、PCU によって選択される最終的な P-State に影響を与えます。

• [レガシーありの協調]: UEFI は、Intel ハードウェア P-states (HWP) ネイティブ・モードを認識する OS がビットを設定するまで、レガシー P-states インターフェースを最初に有効のままにします。レガシ P-States は、OS により HWP ネイティブ・モードが設定されるまで使用されます。その後、P-states は「レガシーなしの協調」と同じ動作に切り替わります。

• [なし]: P-states の ACPI テーブル・エントリーは作成されません。P-States は無効です。この設定は、P-State 遷移によるレイテンシーを最小限に抑えるために使用します。レイテンシーの影響を受けやすいワークロードに推奨されます。CPU は定格周波数で動作するか、ターボが有効になっている場合はターボモードで動作します。

クロック周波数の影響を受けやすいアプリケーションでは、協調モードまたはレガシー・モードでテストすることをお勧めします。

C-States は、アイドル時間中の電源消費を削減します。

[レガシー] が選択されている場合、オペレーティング・システムが C-State 移行を開始します。一部の OS ソフトウェアでは、ACPI マッピングをバイパスする場合があります (例: intel_idle ドライバー)。

低電力 C-states は終了レイテンシーが高く、高電力 C-states は終了レイテンシーが低くなります。

C1E (C1 拡張) 状態を有効にすると、アイドルになっている CPU コアを停止して電力を節約できます。この機能をサポートするには、C1E 状態をサポートするオペレーティング・システムがインストールされている必要があります。

有効にすると、プロセッサーはワークロードに基づいて周波数を動的に変更します。CPU パッケージ内のその他のロジックは Uncore とみなされます。

レイテンシー最適化モード (Perf) を有効/無効にします。

事前設定されたワークロード・プロファイルを選択している場合、低レベルの設定は変更できません。ユーザーが低レベルの設定を変更する場合は、[システム設定] サブメニューの [ワークロード・プロファイル] で [カスタム] を選択し、必要に応じて個々の設定を変更します。

Intel トラステッド・エクセキューション・テクノロジー (Intel TXT) を有効または無効にします。

Intel TXT は、Intel プロセッサーおよびチップセットに対するハードウェア拡張機能のセットであり、測定起動や保護された実行などのセキュリティー機能でデジタル・オフィス・プラットフォームを強化します。

Intel Virtualization Technology を有効または無効にします。

Intel Virtualization Technology は、複数のワークロードが共通のリソース・セットを共有できるようにするハードウェアを抽象化します。

有効にすると、ハードウエア・プリフェッチャーはメイン・システム・メモリーからレベル 2 キャッシュにデータをプリフェッチし、メモリー・パフォーマンス向上のためのデータ・トランザクションの迅速化を支援します。

ライトスレッドのアプリケーションや一部のベンチマークでは、ハードウェア・プリフェッチャーを有効にすることでメリットが得られます。

隣接キャッシュ・ライン・プリフェッチャーは、隣接するキャッシュ・ラインを、プログラムによってアクセスされているキャッシュ・ラインに自動的にフェッチします。これにより、プロセッサーで必要な場合に次へのキャッシュ・ラインがすぐに使用可能になるため、キャッシュの待機時間が短縮されます。

ライトスレッドのアプリケーションや一部のベンチマークでは、隣接キャッシュのプリフェッチを有効にすることでメリットが得られます。

データ・キャッシュ・ユニット (DCU) ストリーマー・プリフェッチャーは、一定期間内に 1 つのキャッシュ・ラインへの複数の読み取りを検出し、次のキャッシュ・ラインを L1 データ・キャッシュにロードすることを選択します。

ライトスレッドのアプリケーションや一部のベンチマークでは、DCU ストリーマー・プリフェッチャーを有効にすることでメリットを得ることができます。

DCU IP プリフェッチャーは、シーケンシャル・ロード履歴を検索して、次のデータを L1 キャッシュにプリフェッチするかどうかを判断します。

DCU IP プリフェッチャーは、ほとんどの環境で有効にすることが推奨されます。ただし、Java など、一部の環境では無効にすることでメリットが得られる場合があります。

次のページ・プリフェッチャーは、L1 データ・キャッシュ・ページ・プリフェッチャー (MSR 1A4h[4]) であり、ページ境界を越える可能性のあるアクセスを検出し、アクセスを早期に開始します。

このオプションは、ミッドレベル・キャッシュ (MLC) AMP ハードウエア・プリフェッチャーの 1 つを有効にします。

一部のベンチマークでは、この MLC プリフェッチを有効にすることでメリットが得られます。

ラスト・レベル・キャッシュ (LLC) プリフェッチャーは、コア DCU および MLC にデータをプリフェッチする既存のプリフェッチャーの上にある追加のプリフェッチ・メカニズムです。

LLC プリフェッチを有効にすると、コア・プリフェッチャーは、必ずしも MLC に入力することなく、LLC にデータを直接プリフェッチできるようになります

L1 キャッシュに十分なリソースがない場合に、MLC への早期フェッチを許可します。自動は、CPU のタイプに基づくハードウェアのデフォルト設定にマップされます。

QPI/UPI 接続を最小数に制限すると、電力を節約できます。最大パフォーマンスが必要な場合は、全ての QPI リンクを有効のままにします。

Sub NUMA Clustering (SNC) は、コアと最終レベル・キャッシュ (LLC) をクラスターに分割し、各クラスターをシステム内の一連のメモリー・コントローラーにバインドし、各 CPU パッケージを複数の NUMA ノードに分割します。これにより、最終レベルのキャッシュまでの平均待機時間を改善できます。

UPI アフィニティは、CPU コアと UPI リンク間のアフィニティを最適化することで、CPU 間のメモリー・アクセスのレイテンシーを最小限に抑えるのに役立ちます。

物理 NUMA ノードを ACPI テーブル内の均等なサイズの仮想 NUMA ノードに分割します。これにより、64 個を超える論理プロセッサーを搭載した CPU での Windows のパフォーマンスが向上する可能性があります。

物理 NUMA ノードあたりの仮想 NUMA ノードの数。0 は、システム構成に基づいて仮想 NUMA ノードの数を自動的に設定することを意味します。1 は仮想 NUMA を無効にすることと同じです。

有効にすると、Opportunistic Snoop Broadcast (OSB)、HitME キャッシュ、I/O ディレクトリー・キャッシュ (IODC) などの追加機能を使用して、ディレクトリー読み取りのオーバーヘッドが削減されます。無効にすると、すべてのメモリー・アクセスにスヌープが必要になりますが、これはほとんどのワークロードでは推奨されません。

拡張予測テーブル (XPT) プリフェッチャー (コアからのメモリー・プリフェッチ) は、最終レベルのキャッシュに送信される読み取り要求が、その読み取りのコピーをメモリー・コントローラー・プリフェッチに投機的に発行できるようにするメカニズムです。これは、ローカル・メモリー・アクセスの待ち時間を短縮するように設計されています。

Ultra Path Interconnect (UPI) プリフェッチにより、メモリー・バスでの早期メモリー読み取りが可能になります。UPI 受信パスは、メモリー・コントローラー・プリフェッチャーへのメモリー読み取りを生成します。

リモート読み取りトランザクションの省レイテンシー機能。リモート・アイドル・レイテンシーに大きく依存するワークロードは、D2U を無効にすると影響を受ける可能性があります。

入出力ディレクトリー・キャッシュ (IODC) を有効にすると、ディレクトリー・ベースの書き込みオーバーヘッドが削減されます。無効にすると、キャッシュ不可能な書き込みトランザクションのディレクトリー読み取り/更新は抑制されません。

BIOS オプションは、さまざまなタイプの要求のうち、要求テーブル (TOR) を占有できる量を制御できる一連のしきい値を提供するため、ローカル要求とリモート要求の間の不均衡を回避するのに役立ちます。この BIOS オプションは、パイプラインにリモート要求がない場合 (EMPTY)、およびパイプラインにリモート要求も存在する場合 (NORMAL) に、パイプラインで許可されるローカルからリモート (Loctorem) への要求の数を制御します。

自動はデフォルトで、Si Compatibility によって制御されます。

BIOS オプションは、さまざまなタイプの要求のうち、要求テーブル (TOR) を占有できる量を制御できる一連のしきい値を提供するため、ローカル要求とリモート要求の間の不均衡を回避するのに役立ちます。この BIOS オプションは、パイプラインにリモート要求がない場合 (EMPTY)、およびパイプラインにリモート要求も存在する場合 (NORMAL) に、パイプラインで許可されるローカルからリモート (Loctorem) への要求の数を制御します。

自動はデフォルトで、Si Compatibility によって制御されます。

Intel 全メモリー暗号化 (TME) は、単一の暗号鍵を使用してシステムの物理メモリー全体を暗号化します。

Intel マルチキー全メモリー暗号化 (MK-TME) テクノロジーは、Intel TME の上に構築されています。これにより、複数の暗号鍵を使用でき、プロセッサー・ページ・テーブルを使用してメモリー・ページごとに 1 つの暗号鍵を選択できます。

メモリーの整合性を有効または無効にします。メモリーの整合性は、コア分離の機能です。

TME-MT が使用できるキーの合計数。

信頼ドメイン拡張 (TDX) を有効または無効にします。

TDX で使用するビット数を指定します。残りは TME-MT が使用します。

ソフトウェア・ガード・エクステンションズ (SGX) を有効または無効にします。

SGX 出荷時設定へのリセットを有効または無効にします。

[有効] を選択すると、その後の起動時にすべての登録データが消去され、SGX が有効の場合はさらに初期プラットフォーム確立フローが強制されます。

ソフトウェア・ガード・エクステンションズ (SGX) パッケージ情報のインバンド・アクセスを有効または無効にします。

SGX PRM サイズは、合計 PRM サイズと等しくない可能性のある構成要素です。

Intel Speed Select Technology (SST) では、UEFI で有効になる CPU コアの数が減るにつれて、CPU の定格周波数が増加する可能性があります。基本的に、SST を使用すると、CPU は保証されたターボ周波数を達成できます。

搭載されているプロセッサーが SST に対応していない場合は、設定に関係なく [ベース] オプションが使用されます。

• [ベース]: SST を事実上無効にします。

• [自動]: SST 有効化のレベルは、UEFI で有効な CPU コアの数に基づいて自動的に制御されます。

• [Config1]/[Config2]/[Config3]/[Config4]: 選択した構成オプションに基づいて SST コアの制限を強制します。注: [Config1]/[Config2]/[Config3]/[Config4] は、UEFI の CPU コア数を有効にするオプションを上書きする場合があります。

• [SST-PP V2] は、動的 SST-PP モードを有効にします。SST-PP V2 では、Linux OS を介して実行時にモードを動的に変更できます。

このオプションを使用すると、SST-BF を有効にし、BIOS で SST-BF 高優先度コアを構成できるため、ソフトウェアで構成する必要がなくなります。

システムのプラットフォーム環境制御インターフェース (PECI) の信頼を有効または無効にします。

より高いレベルのセキュリティーが必要な場合は [無効] を選択できますが、メモリーや I/O 使用率レポートなどの一部の機能が動作しない場合があります。

各 CPU パッケージ内で有効になるコアの数を選択します。

「CPU PCIe 緩和された順序」を有効にすると、ダウンストリームの完了がポストされた書き込みを渡すことが常に許可されます。

オポチュニスティック・スヌープ・ブロードキャスト (OSB) 機能は、ローカル (ホーム) エージェントとリモート・ソケット・ピアをスヌーピングすることで、メモリー読み取りレイテンシーを回避しようとします。

自動はデフォルトで、Si Compatibility によって制御されます。

State AtoS は、スヌープが失敗したときにキャッシュ・ラインを A (snoopAll) 状態から S (共有) 状態に遷移させるかどうかを制御します。

• [有効]: LLC は、空きスペースがある場合、都合に応じて LLC にデッド・ラインを入力します。

• [無効]: デッド・ラインは常にドロップされ、LLC に入力されることはありません。

目的の UPI リンク周波数を選択します。

• [最大パフォーマンス]: パフォーマンスを最大化します。

• [効率型]: パフォーマンスと電力のバランスがよくなります。

• [最小電源]: 電源節約を最大化します。

最大周波数 (ターボ、AVX、および非ターボ) は、取り付けられている CPU の最大ターボ周波数と 1.2 GHz の間の周波数に制限できます。これは CPU タスクの同期に役立ちます。

注記、N+1 コアの最大周波数を N コアより高くすることはできません。サポートされていない周波数を入力すると、自動的にサポートされている値に制限されます。CPU 周波数制限をアプリケーション・ソフトウェアで制御する場合は、このメニュー項目をデフォルト設定 ([フル・ターボ・アップリフト]) のままにしてください。

[有効] を選択すると、ロケット・モードでは、コアが滑らかなカーブではなく、瞬時に最大ターボにジャンプします。

ロケット・モードが有効になっている場合は、P-states が [自律モード] に設定されている場合にのみ機能します。

許容される最大時間を C0 サブ状態のナップに制御し、C0.2 がサポートされるかどうかを制御します。