Prozessoren

Zusammenfassung der installierten Prozessoren

Durch Aktivieren von Hyperthreading können mehrere logische Prozessorthreads auf jedem Kern ausgeführt werden.

Durch Aktivieren des Turbomodus kann die gesamte CPU-Leistung gesteigert werden, wenn nicht alle CPU-Kerne vollständig ausgelastet sind. Ein CPU-Kern kann im Turbo-Modus für kurze Zeit über seiner Nennfrequenz laufen.

Durch das Aktivieren des energieeffizienten Turbomodus wird die optimale Turbofrequenz der CPU basierend auf der CPU-Auslastung dynamisch eingestellt. Die Einstellung Schwerpunkt Strom/Leistung wirkt sich ebenfalls auf den energieeffizienten Turbo aus.

Der aktive Energiemanagement-Status des Prozessors (P-State-Steuerung) wirkt sich darauf aus, wie die CPU-Betriebsfrequenzen basierend auf der Workload ausgewählt werden.

• [Autonom]: Dieser Modus ist Teil der HWPM-Funktion (Hardware Power Management) von Intel und entspricht dem Standard-Modus. In diesem Modus wird das gesamte CPU-P-State-Management automatisch im Hintergrund abgewickelt, ohne dass das Betriebssystem eingreifen muss. Der autonome Modus wird für normale Stromeinsparungen verwendet und eignet sich gut für die meisten typischen Geschäftsanwendungen.

• [Legacy]: Die P-States des Prozessors werden dem Betriebssystem angezeigt und BS Energie-Management (OSPM) steuert direkt, welcher P-State ausgewählt wird. Der Legacy-Steuerungsmechanismus ist derzeit für Systeme mit Prozessoren vor dem skalierbaren Prozessor Intel Xeon mit dem Codenamen Skylake implementiert. Verwendet wird die standardmäßige ACPI-Schnittstelle. Dieser Modus wird für Anwendungen verwendet, die von Frequenzsteuerungen auf Betriebssystemebene profitieren.

• [Kooperativ ohne Legacy]: UEFI bietet keine Legacy P-States. Das Betriebssystem gibt der PCU (Power Control Unit) des Prozessors Hinweise für die gewünschten Minimal/Maximal-Stufen des P-State. Die PCU wird im autonomen Modus ausgeführt, bis das Betriebssystem die gewünschte Frequenz festlegt. Die vom Betriebssystem bereitgestellten Hinweise haben Einfluss auf den endgültigen, von der PCU ausgewählten P-State.

• [Kooperativ mit Legacy] – UEFI lässt die Legacy P-States-Schnittstelle zunächst aktiviert, bis/falls später ein Betriebssystem das Bit setzt, das mit dem nativen Modus von Intel Hardware P-States (HWP) kompatibel ist. Legacy-P-States werden verwendet, bis das Betriebssystem den nativen HWP-Modus festlegt. Anschließend wechseln die P-States zum gleichen Verhalten wie "Kooperativ ohne Legacy" .

• [Keine] – Es werden keine ACPI-Tabelleneinträge für P-States erstellt. P-States sind deaktiviert. Verwenden Sie diese Einstellung, um die durch P-State-Übergänge verursachte Latenz zu minimieren. Empfohlen für latenzempfindliche Workloads. CPUs werden entweder auf der festgelegten Frequenz oder im Turbomodus ausgeführt, sofern Turbo aktiviert ist.

Für Anwendungen mit sensibler Taktfrequenz wird empfohlen, im kooperativen oder Legacy-Modus zu testen.

C-States reduziert den Energieverbrauch während der Leerlaufzeit.

Bei Auswahl von [Legacy] initiiert das Betriebssystem die C-State-Übergänge. Einige Betriebssystem-Software kann die ACPI-Zuordnung umgehen (z. B. intel_idle Treiber).

C-States mit niedrigem Stromverbrauch haben höhere Exit-Latenzen und C-States mit höherem Stromverbrauch haben niedrigere Exit-Latenzen.

Durch Aktivieren des C1E-State (C1 erweitert) können Sie Strom sparen, indem Sie die inaktiven CPU-Kerne stoppen. Um diese Funktion zu unterstützen, muss ein Betriebssystem installiert sein, das den Status C1E unterstützt.

Wenn diese Option aktiviert ist, ändert der Prozessor die Frequenzen dynamisch entsprechend der Arbeitslast. Als Uncore gilt sämtliche Logik innerhalb des CPU-Pakets.

Aktivieren/deaktivieren Sie den Modus „Optimale Latenz“ (Leistung).

Wenn ein voreingestelltes Workload-Profil ausgewählt ist, können die maschinennahen Einstellungen nicht geändert werden. Wenn der Benutzer die maschinennahen Einstellungen ändern möchte, wählen Sie [Angepasst] unter „Workload-Profil“ im Untermenü „Systemeinstellungen“ aus und ändern Sie dann die einzelne Einstellung wie gewünscht.

Aktiviert oder deaktiviert die Intel Trusted Execution-Technologie (Intel TXT).

Intel TXT ist eine Reihe von Hardware-Erweiterungen für Intel Prozessoren und Chipsätze, die die digitale Büroplattform um Sicherheitsfunktionen wie überwachtem Systemstart und abgesicherter Ausführung erweitern.

Aktiviert oder deaktiviert die Intel Virtualisierungstechnologie.

Die Intel Virtualisierungstechnologie abstrahiert Hardware, die es mehreren Workloads ermöglicht, einen gemeinsamen Satz von Ressourcen zu nutzen.

Wenn diese Option aktiviert ist, führt der Hardware-Prefetcher ein Vorabruf von Daten aus dem Hauptspeicher des Systems in den Level-2-Cache durch, um die Datentransaktion zur Verbesserung der Speicher-Leistung zu beschleunigen.

Das Aktivieren des Hardware-Prefetchers kann Vorteile für Light-Thread-Anwendungen und bestimmte Benchmarks bieten.

Der Vorabruf des angrenzenden Caches ruft die angrenzenden Cachezeilen automatisch zu denen ab, auf die das Programm zugreift. Dadurch wird die Cache-Latenz reduziert, da die nächste Cachezeile sofort verfügbar ist, wenn der Prozessor dies benötigt.

Das Vorabrufen des angrenzenden Cache kann Vorteile für Light-Thread-Anwendungen und bestimmte Benchmarks bieten.

Der DCU Streamer-Vorabruf (Data Cache Unit) erkennt mehrere Lesevorgänge in einer einzelnen Cachezeile in einem bestimmten Zeitraum und lädt die folgende Cachezeile in die L1-Datencaches.

Das Aktivieren des DCU Streamer-Vorabrufs kann Vorteile für Light-Thread-Anwendungen und bestimmte Benchmarks bieten.

Der DCU IP-Vorabruf sucht nach dem sequenziellen Ladeverlauf, um zu bestimmen, ob die folgenden Daten vorab in die L1-Caches abgerufen werden sollen.

Es empfiehlt sich für die meisten Umgebungen, den DCU IP-Vorabruf zu aktivieren. Für manche Umgebungen kann das Deaktivieren jedoch Vorteile bieten, z. B. Java.

Der Vorabruf der nächsten Seite ist ein L1-Datencache-Seitenvorabruf (MSR 1A4h [4]), der Zugriffe erkennt, die wahrscheinlich eine Seitengrenze überschreiten, und den Zugriff frühzeitig startet.

Diese Option aktiviert einen der Mid-Level Cache (MLC) AMP Hardware-Prefetcher.

Einige Benchmarks können von der Aktivierung dieses MLC-Vorabrufs profitieren.

LLC-DCU-Vorabruf (Last Level Cache) ist ein zusätzlicher Vorabrufmechanismus zu vorhandenen Vorabrufen, der Daten in die Kern-DCU und ‑MLC vorabruft.

Durch Aktivieren von LLC-Vorabruf kann der Kern-Vorabruf Daten direkt in LLC vorabrufen, ohne dass unbedingt etwas in MLC eingetragen werden muss.

Ermöglicht Vorabrufe in den MLC, wenn nicht genügend Ressourcen für den L1-Cache vorhanden sind. Automatische Zuordnung zur Hardware-Standardeinstellung erfolgt basierend auf dem CPU-Typ.

Das Begrenzen der QPI/UPI-Verbindungen auf das Minimum kann Energie sparen. Wenn Sie maximale Leistung benötigen, sollten alle QPI-Verbindungen aktiviert bleiben.

Beim Sub NUMA Clustering (SNC) werden die Kerne und desr Cache auf der letzten Ebene (Last Level Cache, LLC) in Cluster aufgeteilt, wobei jeder Cluster an eine Gruppe von Speichercontrollern im System gebunden ist und jedes CPU-Paket in mehrere NUMA-Knoten aufgeteilt wird. Dadurch kann die durchschnittliche Latenz zum Cache der letzten Ebene verbessert werden.

Die UPI-Affinität trägt dazu bei, die Latenzzeit für den CPU-übergreifenden Speicherzugriff zu minimieren, indem die Affinität zwischen den CPU-Kernen und den UPI-Links optimiert wird.

Unterteilen Sie in der ACPI-Tabelle physische NUMA-Knoten in gleichgroße virtuelle NUMA-Knoten. Dies kann die Windows-Leistung auf CPUs mit mehr als 64 logischen Prozessoren verbessern.

Die Anzahl der virtuellen NUMA-Knoten pro physischen NUMA-Knoten. 0 bedeutet, dass die Anzahl der virtuellen NUMA-Knoten automatisch anhand der Systemkonfiguration festgelegt wird. 1 bedeutet, dass die virtuelle NUMA deaktiviert wird.

Wenn diese Option aktiviert ist, werden zusätzliche Funktionen wie Opportunistic Snoop Broadcast (OSB), HitME-Cache und I/O Directory Cache (IODC) verwendet, um den Overhead für Verzeichnis-Lesevorgänge zu reduzieren. Bei deaktivierter Option ist für alle Speicherzugriffe ein Snooping erforderlich, was für die meisten Workloads nicht empfehlenswert ist.

Der XPT-Vorabruf (Extended Prediction Table) (Speicher-Vorabruf vom Kern) ist ein Mechanismus, der eine Leseanforderung aktiviert, die an den Cache der letzten Ebene gesendet wird, um spekulativ eine Kopie dieser Leseanforderung an den Speichercontroller-Vorabruf zu übermitteln. Dieser Mechanismus wurde entwickelt, um die Latenz für den Zugriff auf den lokalen Speicher zu reduzieren.

Der UPI-Vorabruf (Ultra Path Interconnect) ermöglicht einen frühen Speicherlesevorgang auf dem Speicher-Bus. Der UPI-Empfangspfad erstellt einen Speicherlesevorgang für den Speichercontroller-Vorabruf.

Latenzreduzierung für Remote-Lesetransaktionen. Workloads, die hochgradig abhängig von der Remotelatenz im Leerlauf sind, können profitieren, wenn D2U deaktiviert wird.

Wenn IODC (I/O Directory Cache) aktiviert ist, wird der verzeichnisbezogene Overhead für Schreibtransaktionen reduziert. Bei deaktivierter Option werden verzeichnisbezogene Lese- und Aktualisierungsvorgänge für nicht zwischenspeicherbare Schreibtransaktionen nicht unterdrückt.

Die BIOS-Option bietet eine Reihe von Schwellenwerten, mit denen geregelt werden kann, mit wie vielen der verschiedenen Anforderungstypen die Anforderungstabelle (Table Of Requests, TOR) belegt werden darf, und hilft so, ein Ungleichgewicht zwischen lokalen Anforderungen und Remoteanforderungen zu vermeiden. Diese BIOS-Option steuert die Anzahl der in der Pipeline zulässigen Loctorem-Anforderungen (local-to-remote) sowohl für den Fall, dass keine Remoteanforderungen in der Pipeline vorhanden sind (EMPTY) als auch wenn Remoteanforderungen in der Pipeline vorhanden sind (NORMAL).

Automatisch ist die Standardeinstellung. Die Steuerung erfolgt durch die Si-Kompatibilität.

Die BIOS-Option bietet eine Reihe von Schwellenwerten, mit denen geregelt werden kann, mit wie vielen der verschiedenen Anforderungstypen die Anforderungstabelle (Table Of Requests, TOR) belegt werden darf, und hilft so, ein Ungleichgewicht zwischen lokalen Anforderungen und Remoteanforderungen zu vermeiden. Diese BIOS-Option steuert die Anzahl der in der Pipeline zulässigen Loctorem-Anforderungen (local-to-remote) sowohl für den Fall, dass keine Remoteanforderungen in der Pipeline vorhanden sind (EMPTY) als auch wenn Remoteanforderungen in der Pipeline vorhanden sind (NORMAL).

Automatisch ist die Standardeinstellung. Die Steuerung erfolgt durch die Si-Kompatibilität.

Die vollständige Speicherverschlüsselung von Intel (Total Memory Encryption, TME) verschlüsselt den gesamten physischen Speicher eines Systems mit einem einzigen Chiffrierschlüssel.

Die vollständige Multischlüssel-Speicherverschlüsselungstechnologie von Intel (Multikey Total Speicher Encryption, MK-TME) baut auf Intel TME auf. Sie ermöglicht die Verwendung mehrerer Chiffrierschlüssel, d. h. die Auswahl eines Chiffrierschlüssels pro Speicher-Seite unter Verwendung der Prozessorseitentabellen.

Dient zum Aktivieren oder Deaktivieren der Integrität des Speichers. Die Integrität des Speichers ist ein Merkmal der Kernisolierung.

Die Gesamtzahl der Tasten, die von TME-MT verwendet werden kann.

Dient zum Aktivieren oder Deaktivieren der Trust Domain Extension (TDX).

Legt die Bitzahl für die TDX-Verwendung fest. Der Rest wird von TME-MT verwendet.

Dient zum Aktivieren oder Deaktivieren von Software Guard Extensions (SGX).

Dient zum Aktivieren oder Deaktivieren des Zurücksetzens von SGX auf die Werkseinstellungen.

Wenn [Aktiviert] ausgewählt ist, werden alle Registrierungsdaten beim nachfolgenden Start gelöscht und zusätzlich der anfängliche Plattformaufbau erzwungen, wenn SGX aktiviert ist.

Dient zum Aktivieren oder Deaktivieren des In-Band-Zugriffs auf Software Guard Extensions (SGX)-Paketinformationen.

Die SGX-PRM-Größe ist eine Komponente, die möglicherweise nicht der gesamten PRM-Größe entspricht.

Mit der Intel Speed Select-Technologie (SST) kann sich die festgelegte Frequenz der CPU erhöhen, wenn die Anzahl der CPU-Kerne, die in UEFI aktiviert sind, abnimmt. Grundsätzlich kann die CPU mit SST eine garantierte Turbofrequenz erreichen.

Wenn der installierte Prozessor SST nicht unterstützt, wird unabhängig von der gewählten Einstellung die Option [Basis] verwendet.

• [Basen]: Effektive Deaktivierung von SST.

• [Automatisch]: Die SST-Stufe wird automatisch basierend auf der Anzahl der in UEFI aktivierten CPU-Kerne gesteuert.

• [Config1]/[Config2]/[Config3]/[Config4]: SST-Kerngrenzwerte werden basierend auf der ausgewählten Konfigurationsoption erzwungen. Hinweis: [Config1]/[Config2]/[Config3]/[Config4] kann die Option überschreiben, die die Anzahl der CPU-Kerne in UEFI aktiviert.

• [SST-PP V2] aktiviert den dynamischen SST-PP-Modus. Mit SST-PP V2 kann der Modus dynamisch zur Laufzeit über das Linux-Betriebssystem geändert werden.

Mit dieser Option kann SST-BF aktiviert werden und das BIOS kann SST-BF-Kerne mit hoher Priorität konfigurieren, sodass sie nicht von der Software konfiguriert werden müssen.

Dient zum Aktivieren oder Deaktivieren des Vertrauens für die PECI-Schnittstelle (Platform Environment Control Interface) des Systems.

Sie können [Deaktiviert] auswählen, wenn eine höhere Sicherheitsstufe erforderlich ist, aber einige Funktionen, z. B. Speicher‑ und E/A-Auslastungsberichterstattung funktionieren möglicherweise nicht.

Dient zum Auswählen der Anzahl der Kerne, die in jedem CPU-Paket aktiviert sind.

Durch Aktivieren von „CPU PCIe Entspannte Reihenfolge“ sind nachgeschaltete Abschlüsse immer zulässig für die Weitergabe von geposteten Schreibvorgängen.

Die OSB-Funktion (Opportunistic Snoop Broadcast) versucht, die Latenz beim Lesen von Speicher zu vermeiden, indem ein Snooping des lokalen (Home-)Agenten und der Remote-Stecksockel-Peers erfolgt.

Automatisch ist die Standardeinstellung. Die Steuerung erfolgt durch die Si-Kompatibilität.

Status AtoS regelt, ob eine Cache-Zeile vom Status A (Snooping von allen) in den Status S (Gemeinsam genutzt) wechseln soll, wenn das Snooping nicht funktioniert.

• [Aktiviert]: Der LLCe füllt opportunistisch ungenutzte Zeilen in den LLC, wenn freier Speicherplatz verfügbar ist.

• [Deaktiviert]: Dead Lines werden immer gelöscht und nie in den LLC übernommen.

Dient zum Auswählen der gewünschten UPI-Verbindungsfrequenz.

• [Maximale Leistung]: maximiert die Leistung.

• [Ausgeglichen]: bietet ein ausgewogenes Verhältnis zwischen Leistung und Stromverbrauch.

• [Minimaler Stromverbrauch]: maximiert die Energieeinsparung.

Die maximale Frequenz (Turbo, AVX und Nicht-Turbo) kann auf eine Frequenz zwischen der maximalen Turbofrequenz für die installierte CPU und 1,2 GHz begrenzt werden. Dies kann für das Synchronisieren von CPU-Tasks hilfreich sein.

Hinweis: Die maximale Frequenz für N+1 Kerne darf nicht höher sein als N Kerne. Wenn eine nicht unterstützte Frequenz eingegeben wird, wird diese automatisch auf einen unterstützten Wert beschränkt. Behalten Sie für dieses Menüelement die Standardeinstellung ([Vollständiger Turbo-Uplift]) bei, wenn die CPU-Frequenzgrenzwerte über eine Anwendungssoftware gesteuert werden.

Wenn [Aktiviert] ausgewählt ist, können die Kerne im Raketenmodus direkt zur maximalen Turbofrequenz springen und müssen nicht langsam beschleunigen.

Wenn der Raketenmodus aktiviert ist, wird er nur eingeschaltet, wenn P-States auf [Autonom] gesetzt sind.

Steuert die maximal zulässige Zeit für einen Nap im C0-Sub-Status und kontrolliert, ob C0.2 unterstützt wird.