Ordre d'installation : mode mémoire indépendant avec quatre processeurs
Ordre d'installation d'un module de mémoire pour le mode mémoire indépendant (sans mise en miroir) pour quatre processeurs installés sur le nœud de traitement.
Les tableaux ci-après indiquent la séquence de remplissage des modules DIMM pour le mode mémoire indépendant lorsque quatre processeurs sont installés.
Total | Processeur 1 | Processeur 2 | Total | |||||||||||||||||||||||||
---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
De barrettes DIMM | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 11 | 12 | 13 | 14 | 15 | 16 | 17 | 18 | 19 | 20 | 21 | 22 | 23 | 24 | Des barrettes DIMM | |||
4 | 5 | 17 | 4 | |||||||||||||||||||||||||
8 | 5 | 8 | 17 | 20 | 8 | |||||||||||||||||||||||
12 | 3 | 5 | 8 | 15 | 17 | 20 | 12 | |||||||||||||||||||||
16 | 3 | 5 | 8 | 10 | 15 | 17 | 20 | 22 | 16 | |||||||||||||||||||
20 | 1 | 3 | 5 | 8 | 10 | 13 | 15 | 17 | 20 | 22 | 20 | |||||||||||||||||
24 | 1 | 3 | 5 | 8 | 10 | 12 | 13 | 15 | 17 | 20 | 22 | 24 | 24 | |||||||||||||||
28 | 3 | 4 | 5 | 6 | 8 | 10 | 12 | 15 | 16 | 17 | 18 | 20 | 22 | 24 | 28 | |||||||||||||
32 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 15 | 16 | 17 | 18 | 19 | 20 | 21 | 22 | 32 | |||||||||||
36 | 1 | 2 | 3 | 4 | 5 | 6 | 8 | 10 | 12 | 13 | 14 | 15 | 16 | 17 | 18 | 20 | 22 | 24 | 36 | |||||||||
40 | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 13 | 14 | 15 | 16 | 17 | 18 | 19 | 20 | 21 | 22 | 40 | |||||||
44 | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 12 | 13 | 14 | 15 | 16 | 17 | 18 | 19 | 20 | 21 | 22 | 24 | 44 | |||||
48 | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 11 | 12 | 13 | 14 | 15 | 16 | 17 | 18 | 19 | 20 | 21 | 22 | 23 | 24 | 48 |
Séquences de remplissage des barrettes DIMM associées pour quatre systèmes de processeurs :
Pour continuer à peupler les barrettes DIMM des processeurs 3 et 4 pour un système ayant de 4 à 48 barrettes DIMM, voir Tableau 2.
Total | Processeur 3 | Processeur 4 | Total | |||||||||||||||||||||||||
---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
De barrettes DIMM | 25 | 26 | 27 | 28 | 29 | 30 | 31 | 32 | 33 | 34 | 35 | 36 | 37 | 38 | 39 | 40 | 41 | 42 | 43 | 44 | 45 | 46 | 47 | 48 | Des barrettes DIMM | |||
4 | 32 | 44 | 4 | |||||||||||||||||||||||||
8 | 29 | 32 | 41 | 44 | 8 | |||||||||||||||||||||||
12 | 29 | 32 | 34 | 41 | 44 | 46 | 12 | |||||||||||||||||||||
16 | 27 | 29 | 32 | 34 | 39 | 41 | 44 | 46 | 16 | |||||||||||||||||||
20 | 27 | 29 | 32 | 34 | 36 | 39 | 41 | 44 | 46 | 48 | 20 | |||||||||||||||||
24 | 25 | 27 | 29 | 32 | 34 | 36 | 37 | 39 | 41 | 44 | 46 | 48 | 24 | |||||||||||||||
28 | 25 | 27 | 29 | 31 | 32 | 33 | 34 | 37 | 39 | 41 | 43 | 44 | 45 | 46 | 28 | |||||||||||||
32 | 27 | 28 | 29 | 30 | 31 | 32 | 33 | 34 | 39 | 40 | 41 | 42 | 43 | 44 | 45 | 46 | 32 | |||||||||||
36 | 25 | 27 | 29 | 31 | 32 | 33 | 34 | 35 | 36 | 37 | 39 | 41 | 43 | 44 | 45 | 46 | 47 | 48 | 36 | |||||||||
40 | 27 | 28 | 29 | 30 | 31 | 32 | 33 | 34 | 35 | 36 | 39 | 40 | 41 | 42 | 43 | 44 | 45 | 46 | 47 | 48 | 40 | |||||||
44 | 25 | 27 | 28 | 29 | 30 | 31 | 32 | 33 | 34 | 35 | 36 | 37 | 39 | 40 | 41 | 42 | 43 | 44 | 45 | 46 | 47 | 48 | 44 | |||||
48 | 25 | 26 | 27 | 28 | 29 | 30 | 31 | 32 | 33 | 34 | 35 | 36 | 37 | 38 | 39 | 40 | 41 | 42 | 43 | 44 | 45 | 46 | 47 | 48 | 48 |
Séquences de remplissage des barrettes DIMM associées pour quatre systèmes de processeurs :
Pour continuer à peupler les barrettes DIMM des processeurs 1 et 2 pour un système ayant de 4 à 48 barrettes DIMM, voir Tableau 1.